JPH0457251B2 - - Google Patents
Info
- Publication number
- JPH0457251B2 JPH0457251B2 JP60280488A JP28048885A JPH0457251B2 JP H0457251 B2 JPH0457251 B2 JP H0457251B2 JP 60280488 A JP60280488 A JP 60280488A JP 28048885 A JP28048885 A JP 28048885A JP H0457251 B2 JPH0457251 B2 JP H0457251B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- sampling frequency
- converter
- clock
- successive approximation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 99
- 238000005070 sampling Methods 0.000 claims description 32
- 230000003111 delayed effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば音声信号等のデジタル信号
処理において、ある標本化周波数で標本化された
入力デジタル信号を他の標本化周波数で標本化し
た出力デジタル信号に変換して出力する標本化周
波数変換装置に関する。
処理において、ある標本化周波数で標本化された
入力デジタル信号を他の標本化周波数で標本化し
た出力デジタル信号に変換して出力する標本化周
波数変換装置に関する。
この発明は、入力デジタル値をＤ／Ａコンバー
タによつてアナログ値に変換し、このアナログ値
をＤ／Ａコンバータと比較器と逐次比較レジスタ
とで構成される逐次比較型Ａ／Ｄ変換回路によつ
て上記入力デジタル値の標本化周波数である第１
標本化周波数とは異なる第２標本化周波数でＡ／
Ｄ変換を行い出力デジタル値を出力する標本化周
波数変換装置において、上記一旦アナログ値に変
換するためのＤ／Ａコンバータと逐次比較型Ａ／
Ｄ変換回路のＤ／Ａコンバータとを１個のＤ／Ａ
コンバータで時分割的に共用するとともに、上記
入力デジタル値のＤ／Ａ変換動作時は上記逐次変
換レジスタへのクロツクの供給を断つことにより
上記逐次変換レジスタに変換途中のデジタル値を
保持し、上記Ｄ／Ａ変換動作終了後に再びクロツ
クを供給してＡ／Ｄ変換を継続することを特徴と
する標本化周波数変換装置であつて、Ｄ／Ａコン
バータが１個で済むので、装置を安価に製造でき
るものである。
タによつてアナログ値に変換し、このアナログ値
をＤ／Ａコンバータと比較器と逐次比較レジスタ
とで構成される逐次比較型Ａ／Ｄ変換回路によつ
て上記入力デジタル値の標本化周波数である第１
標本化周波数とは異なる第２標本化周波数でＡ／
Ｄ変換を行い出力デジタル値を出力する標本化周
波数変換装置において、上記一旦アナログ値に変
換するためのＤ／Ａコンバータと逐次比較型Ａ／
Ｄ変換回路のＤ／Ａコンバータとを１個のＤ／Ａ
コンバータで時分割的に共用するとともに、上記
入力デジタル値のＤ／Ａ変換動作時は上記逐次変
換レジスタへのクロツクの供給を断つことにより
上記逐次変換レジスタに変換途中のデジタル値を
保持し、上記Ｄ／Ａ変換動作終了後に再びクロツ
クを供給してＡ／Ｄ変換を継続することを特徴と
する標本化周波数変換装置であつて、Ｄ／Ａコン
バータが１個で済むので、装置を安価に製造でき
るものである。
従来、この種の標本化周波数変換装置として、
第４図に示すようなものが知られている。
第４図に示すようなものが知られている。
１はＤフリツプフロツプで、入力デジタルデー
タをその標本化周波数（第１標本化周波数fS1の
クロツクによつてラツチする。ラツチされたデー
タはＤ／Ａコンバータ２によつてアナログデータ
に変換された後、デイグリツチ回路３に供給され
て安定した部分のみがこれより短冊状に取り出さ
れPAM波とされる。このデイグリツチ回路３よ
りのPAM波は帯域制限用のローパスフイルタ４
によつてなめらかな連続波形とされた後、サンプ
ルホールド回路５に供給される。そして、このサ
ンプルホールド回路５で、第１標本化周波数fS1
と異なる第２標本化周波数fS2で再び標本化され、
比較器６、逐次比較レジスタ７、Ｄ／Ａコンバー
タ８で構成される形のＡ／Ｄコンバータによつて
デジタルデータに変換される。レジスタ７に得ら
れたデジタルデータはＤフリツプフロツプ９に第
２標本化周波数fS2のクロツクによつてラツチさ
れ、入力デジタルデータと異なる標本化周波数を
有する出力デジタルデータが得られる。
タをその標本化周波数（第１標本化周波数fS1の
クロツクによつてラツチする。ラツチされたデー
タはＤ／Ａコンバータ２によつてアナログデータ
に変換された後、デイグリツチ回路３に供給され
て安定した部分のみがこれより短冊状に取り出さ
れPAM波とされる。このデイグリツチ回路３よ
りのPAM波は帯域制限用のローパスフイルタ４
によつてなめらかな連続波形とされた後、サンプ
ルホールド回路５に供給される。そして、このサ
ンプルホールド回路５で、第１標本化周波数fS1
と異なる第２標本化周波数fS2で再び標本化され、
比較器６、逐次比較レジスタ７、Ｄ／Ａコンバー
タ８で構成される形のＡ／Ｄコンバータによつて
デジタルデータに変換される。レジスタ７に得ら
れたデジタルデータはＤフリツプフロツプ９に第
２標本化周波数fS2のクロツクによつてラツチさ
れ、入力デジタルデータと異なる標本化周波数を
有する出力デジタルデータが得られる。
従来の標本化周波数変換装置は、以上のような
構成とされており、入力デジタルデータと出力デ
ジタルデータの標本化周波数が異なるために、同
時に両デジタルデータを処理しなければならない
場合が生じるので、Ｄ／Ａ変換用のＤ／Ａコンバ
ータIC２と、Ａ／Ｄ変換用のＤ／Ａコンバータ
IC８とを別々に設けなければならず、コストが
高くなるという欠点があつた。
構成とされており、入力デジタルデータと出力デ
ジタルデータの標本化周波数が異なるために、同
時に両デジタルデータを処理しなければならない
場合が生じるので、Ｄ／Ａ変換用のＤ／Ａコンバ
ータIC２と、Ａ／Ｄ変換用のＤ／Ａコンバータ
IC８とを別々に設けなければならず、コストが
高くなるという欠点があつた。
この発明は上記のような従来の装置の欠点を除
去するようにしたもので、Ｄ／Ａ変換用とＡ／Ｄ
変換用のＤ／ＡコンバータICを時分割共用化し、
Ｄ／Ａ変換とＡ／Ｄ変換を同時に行わなければな
らない場合には、Ｄ／Ａ変換を優先し、Ａ／Ｄ変
換を中断して、Ｄ／Ａ変換終了後に再びＡ／Ｄ変
換を継続することによりコストの安い標本化周波
数変換装置を提供することを目的とするものであ
る。
去するようにしたもので、Ｄ／Ａ変換用とＡ／Ｄ
変換用のＤ／ＡコンバータICを時分割共用化し、
Ｄ／Ａ変換とＡ／Ｄ変換を同時に行わなければな
らない場合には、Ｄ／Ａ変換を優先し、Ａ／Ｄ変
換を中断して、Ｄ／Ａ変換終了後に再びＡ／Ｄ変
換を継続することによりコストの安い標本化周波
数変換装置を提供することを目的とするものであ
る。
以下、この発明の一実施例を図を参照しながら
説明する。
説明する。
第１図はこの発明の一実施例のブロツク図を示
し、第２図はそのタイミングチヤートを示す。
し、第２図はそのタイミングチヤートを示す。
第１図において、１１及び２０はデータをラツ
チするためのＤフリツプフロツプ、１２はＡ側入
力端とＢ側入力端のデジタルデータの一方を択一
的に選択するマルチプレクサ、１３はＤ／Ａコン
バータIC、１４はアナログスイツチ、１５はデ
イグリツチ回路、１６はローパスフイルタ、１７
はサンプルホールド回路、１６は比較器、１９は
逐次比較レジスタ、２１はタイミングの制御を行
なうタイミング制御回路、２２はＡ／Ｄ変換中に
Ｄ／Ａ変換を割り込ませる制御を行なう割り込み
回路である。
チするためのＤフリツプフロツプ、１２はＡ側入
力端とＢ側入力端のデジタルデータの一方を択一
的に選択するマルチプレクサ、１３はＤ／Ａコン
バータIC、１４はアナログスイツチ、１５はデ
イグリツチ回路、１６はローパスフイルタ、１７
はサンプルホールド回路、１６は比較器、１９は
逐次比較レジスタ、２１はタイミングの制御を行
なうタイミング制御回路、２２はＡ／Ｄ変換中に
Ｄ／Ａ変換を割り込ませる制御を行なう割り込み
回路である。
以上のような構成において、デジタルデータが
１ワード８ビツトの場合を例にとつてその作用を
説明する。
１ワード８ビツトの場合を例にとつてその作用を
説明する。
ａ Ｄ／Ａ変換を行う場合
すなわち、Ｄフリツプフロツプ１１において、
第１標本化周波数fS1（入力デジタルデータの標本
化周波数）のクロツクによつてラツチされた入力
デジタルデータはマルチプレクサ１２のＢ側入力
端に供給される。マルチプレクサ１２はその切換
信号SW（第２図Ｃ）によつて、Ｄ／Ａ変換のタ
イミングにおいてはＢ側入力端に切り換えられ、
Ｄフリツプフロツプ１１よりの入力データがこの
マルチプレクサ１２の出力として取り出され、
Ｄ／Ａコンバータ１３に供給され、第２図Ｐに示
すようなサンプリング周波数でＤ／Ａ変換され
る。このＤ／Ａ変換されたデータはアナログスイ
ツチ１４に供給される。このアナログスイツチ１
４はマルチプレクサ１２と同じ切換信号SWによ
つてこのＤ／Ａ変換のタイミングにおいてはＢ側
に切り換えられ、Ｄ／Ａ変換出力がデイグリツチ
回路１５に供給され、安定した部分のみ短冊状に
取り出され、PAM波とされる。そして、この
PAM波はローパスフイルタ１６によつて連続波
形とされ、サンプルホールド回路１７に供給さ
れ、入力デジタルデータの標本化周波数とは異な
る標本化周波数で標本化される。
第１標本化周波数fS1（入力デジタルデータの標本
化周波数）のクロツクによつてラツチされた入力
デジタルデータはマルチプレクサ１２のＢ側入力
端に供給される。マルチプレクサ１２はその切換
信号SW（第２図Ｃ）によつて、Ｄ／Ａ変換のタ
イミングにおいてはＢ側入力端に切り換えられ、
Ｄフリツプフロツプ１１よりの入力データがこの
マルチプレクサ１２の出力として取り出され、
Ｄ／Ａコンバータ１３に供給され、第２図Ｐに示
すようなサンプリング周波数でＤ／Ａ変換され
る。このＤ／Ａ変換されたデータはアナログスイ
ツチ１４に供給される。このアナログスイツチ１
４はマルチプレクサ１２と同じ切換信号SWによ
つてこのＤ／Ａ変換のタイミングにおいてはＢ側
に切り換えられ、Ｄ／Ａ変換出力がデイグリツチ
回路１５に供給され、安定した部分のみ短冊状に
取り出され、PAM波とされる。そして、この
PAM波はローパスフイルタ１６によつて連続波
形とされ、サンプルホールド回路１７に供給さ
れ、入力デジタルデータの標本化周波数とは異な
る標本化周波数で標本化される。
ｂ Ａ／Ｄ変換を行う場合
一方マルチプレクサ１２及びスイツチ１４が切
換信号SWによつてＡ側に切り換えられた場合に
は、逐次比較レジスタ１９、Ｄ／Ａコンバータ１
３及び比較器１８により逐次比較型のＡ／Ｄ変換
が行なわれる。
換信号SWによつてＡ側に切り換えられた場合に
は、逐次比較レジスタ１９、Ｄ／Ａコンバータ１
３及び比較器１８により逐次比較型のＡ／Ｄ変換
が行なわれる。
逐次比較型のＡ／Ｄ変換は逐次比較レジスタ１
９よりの出力のＤ／Ａ変換値と、サンプルホール
ド回路１７よりのアナログ値とを比較器１８にお
いて比較し、その比較出力値の大、小によつて逐
次比較レジスタ１９のMSBより順次データを決
定して行くものであるが、そのタイミングをとる
のが逐次比較レジスタ１９に入力されるクロツク
である。
９よりの出力のＤ／Ａ変換値と、サンプルホール
ド回路１７よりのアナログ値とを比較器１８にお
いて比較し、その比較出力値の大、小によつて逐
次比較レジスタ１９のMSBより順次データを決
定して行くものであるが、そのタイミングをとる
のが逐次比較レジスタ１９に入力されるクロツク
である。
タイミング制御回路２１からは通常の逐次比較
レジスタ用クロツクCKin（第２図Ａ）が得られる
とともに通常の逐次比較レジスタに与える変換開
始命令Sin（第２図ｂ）が得られ、これが割り込み
回路２２に供給される。
レジスタ用クロツクCKin（第２図Ａ）が得られる
とともに通常の逐次比較レジスタに与える変換開
始命令Sin（第２図ｂ）が得られ、これが割り込み
回路２２に供給される。
この割り込み回路２２においては、クロツク
CKin及び変換開始命令Sinを加工してクロツク
CKout（第２図Ｄ）を形成するとともに、変換開
始命令Sout（第２図Ｅ）を形成する。
CKin及び変換開始命令Sinを加工してクロツク
CKout（第２図Ｄ）を形成するとともに、変換開
始命令Sout（第２図Ｅ）を形成する。
ｃ Ａ／Ｄ変換時にＤ／Ａ変換要求が発生した場
合 割り込み回路２２よりのクロツクCKoutはＤ／
Ａ変換が要求されると当該Ｄ／Ａ変換中は止めら
れるので、逐次比較レジスタ１９はその動作を停
止する。したがつてＤ／Ａ変換中は、その前の
Ａ／Ｄ変換中のデジタル値を保持することとな
る。Ｄ／Ａ変換が終了すると、クロツクCKoutが
逐次比較レジスタ１９に再び供給されるようにな
ると、逐次変換レジスタに保持したデジタル値を
用いてＡ／Ｄ変換が再開される。その結果、逐次
変換レジスタ１９のLSBまでＡ／Ｄ変換が行な
われる。
合 割り込み回路２２よりのクロツクCKoutはＤ／
Ａ変換が要求されると当該Ｄ／Ａ変換中は止めら
れるので、逐次比較レジスタ１９はその動作を停
止する。したがつてＤ／Ａ変換中は、その前の
Ａ／Ｄ変換中のデジタル値を保持することとな
る。Ｄ／Ａ変換が終了すると、クロツクCKoutが
逐次比較レジスタ１９に再び供給されるようにな
ると、逐次変換レジスタに保持したデジタル値を
用いてＡ／Ｄ変換が再開される。その結果、逐次
変換レジスタ１９のLSBまでＡ／Ｄ変換が行な
われる。
このようにしてＡ／Ｄ変換中にＤ／Ａ変換を割
り込ませることができるので、Ａ／Ｄ変換とＤ／
Ａ変換の変換タイミングが非同期、すなわち、入
力デジタルデータと出力デジタルデータの標本化
周波数が異なる場合（fS1≠fS2）でも１つのＤ／
Ａコンバータを用いてＡ／Ｄ変換、Ｄ／Ａ変換を
行なうことができる。
り込ませることができるので、Ａ／Ｄ変換とＤ／
Ａ変換の変換タイミングが非同期、すなわち、入
力デジタルデータと出力デジタルデータの標本化
周波数が異なる場合（fS1≠fS2）でも１つのＤ／
Ａコンバータを用いてＡ／Ｄ変換、Ｄ／Ａ変換を
行なうことができる。
また、Ｄ／Ａ変換中に通常のＡ／Ｄ変換開始命
令Sinが来ると、逐次比較レジスタ１９にはクロ
ツクCKoutが入つていないため、Ａ／Ｄ変換命令
Sinが無視され、Ａ／Ｄ変換を行わなくなつてし
まう。しかし、割り込み回路２２よりの変換開始
命令Soutは、第２図Ｅに示すようにＤ／Ａ変換
終了以後までＡ／Ｄ変換命令を延長するようにさ
れている。したがつて、Ｄ／Ａ変換終了後に確実
にＡ／Ｄ変換を開始することができる。
令Sinが来ると、逐次比較レジスタ１９にはクロ
ツクCKoutが入つていないため、Ａ／Ｄ変換命令
Sinが無視され、Ａ／Ｄ変換を行わなくなつてし
まう。しかし、割り込み回路２２よりの変換開始
命令Soutは、第２図Ｅに示すようにＤ／Ａ変換
終了以後までＡ／Ｄ変換命令を延長するようにさ
れている。したがつて、Ｄ／Ａ変換終了後に確実
にＡ／Ｄ変換を開始することができる。
第３図は割り込み回路２２の一実施例でＤフリ
ツプフロツプ３１，３２，３３，３４，３５及び
３６と、アンドゲート３７，３８，３９及び４０
と、ノアゲート４１と、インバータ４２及び４３
とからなる。
ツプフロツプ３１，３２，３３，３４，３５及び
３６と、アンドゲート３７，３８，３９及び４０
と、ノアゲート４１と、インバータ４２及び４３
とからなる。
Ｄフリツプフロツプ３１及び３２により切換信
号SWをタイミング制御回路２１よりのクロツク
CKinにより２クロツク分遅らせた信号を得、ア
ンドゲート３７よりこの信号と切換信号SWとの
アンドゲート出力を得る。そして、そのアンドゲ
ート出力をＤフリツプフロツプ３３でさらにクロ
ツクCKinの反転信号によつてサンプリングした
信号でクロツクCKinをアンドゲート３８におい
てゲートすることによりＡ／Ｄ変換タイミング開
始時切換信号SWの立ち上がり）から2.5クロツク
分遅れた時点からクロツクCKoutを得る。このク
ロツクCKoutはＤ／Ａ変換が要求されると当該
Ｄ／Ａ変換中は止められるので、逐次比較レジス
タ１９はその動作を停止する。したがつてＤ／Ａ
変換中は、その前のＡ／Ｄ変換中のデジタル値を
保持することとなる。また、Ｄフリツプフロツプ
３３の出力をＤフリツプフロツプ３４，３５によ
りクロツクCKinの２クロツク分遅らせ、その遅
らせた信号をアンドゲート３９で切換信号SWを
ゲートし、そのゲート出力でＡ／Ｄ変換開始信号
Sinをノアゲート４１でゲートし、そのノアゲー
ト出力をＤフリツプフロツプ３６のクロツク端子
に供給する。また、アンドゲート３９の出力をイ
ンバータ４２を介してＤフリツプフロツプ３６の
セツト端子に供給する。さらに、このＤフリツプ
フロツプ３６のＱ出力をそのＤ入力端に供給す
る。そして、このＤフリツプフロツプ３６のＱ出
力でアンドゲート４０において変換開始信号Sin
をゲートして、第２図Ｄに示すように、Ａ／Ｄ変
換中に信号Sinが入力されたときは、信号Sinと同
じタイミングのパルスを有するＡ／Ｄ変換命令
Soutを得る。また、Ｄ／Ａ変換中に信号Sinが入
力されたときは、Ａ／Ｄ変換タイミングになつた
後まで延長された時点で立ち上がるようなＡ／Ｄ
変換開始信号Soutを得る。したがつて、Ｄ／Ａ
変換終了後に確実にＡ／Ｄ変換を開始することが
できる。
号SWをタイミング制御回路２１よりのクロツク
CKinにより２クロツク分遅らせた信号を得、ア
ンドゲート３７よりこの信号と切換信号SWとの
アンドゲート出力を得る。そして、そのアンドゲ
ート出力をＤフリツプフロツプ３３でさらにクロ
ツクCKinの反転信号によつてサンプリングした
信号でクロツクCKinをアンドゲート３８におい
てゲートすることによりＡ／Ｄ変換タイミング開
始時切換信号SWの立ち上がり）から2.5クロツク
分遅れた時点からクロツクCKoutを得る。このク
ロツクCKoutはＤ／Ａ変換が要求されると当該
Ｄ／Ａ変換中は止められるので、逐次比較レジス
タ１９はその動作を停止する。したがつてＤ／Ａ
変換中は、その前のＡ／Ｄ変換中のデジタル値を
保持することとなる。また、Ｄフリツプフロツプ
３３の出力をＤフリツプフロツプ３４，３５によ
りクロツクCKinの２クロツク分遅らせ、その遅
らせた信号をアンドゲート３９で切換信号SWを
ゲートし、そのゲート出力でＡ／Ｄ変換開始信号
Sinをノアゲート４１でゲートし、そのノアゲー
ト出力をＤフリツプフロツプ３６のクロツク端子
に供給する。また、アンドゲート３９の出力をイ
ンバータ４２を介してＤフリツプフロツプ３６の
セツト端子に供給する。さらに、このＤフリツプ
フロツプ３６のＱ出力をそのＤ入力端に供給す
る。そして、このＤフリツプフロツプ３６のＱ出
力でアンドゲート４０において変換開始信号Sin
をゲートして、第２図Ｄに示すように、Ａ／Ｄ変
換中に信号Sinが入力されたときは、信号Sinと同
じタイミングのパルスを有するＡ／Ｄ変換命令
Soutを得る。また、Ｄ／Ａ変換中に信号Sinが入
力されたときは、Ａ／Ｄ変換タイミングになつた
後まで延長された時点で立ち上がるようなＡ／Ｄ
変換開始信号Soutを得る。したがつて、Ｄ／Ａ
変換終了後に確実にＡ／Ｄ変換を開始することが
できる。
以上のようにこの発明によれば標本化周波数変
換装置において、Ｄ／Ａ変換動作時は逐次変換レ
ジスタへのクロツクの供給を断つことにより逐次
変換レジスタに変換途中のデジタル値を保持し、
Ｄ／Ａ変換動作終了後に再びクロツクを供給して
Ａ／Ｄ変換を継続するようにしてもＡ／Ｄ変換、
Ｄ／Ａ変換とを時分割的に行なうようにしたの
で、Ａ／Ｄ変換、Ｄ／Ａ変換にそれぞれ必要な
Ｄ／ＡコンバータICが１個で済みコストを下げ
ることができるものである。
換装置において、Ｄ／Ａ変換動作時は逐次変換レ
ジスタへのクロツクの供給を断つことにより逐次
変換レジスタに変換途中のデジタル値を保持し、
Ｄ／Ａ変換動作終了後に再びクロツクを供給して
Ａ／Ｄ変換を継続するようにしてもＡ／Ｄ変換、
Ｄ／Ａ変換とを時分割的に行なうようにしたの
で、Ａ／Ｄ変換、Ｄ／Ａ変換にそれぞれ必要な
Ｄ／ＡコンバータICが１個で済みコストを下げ
ることができるものである。
第１図はこの発明による標本化周波数変換装置
の一実施例のブロツク図、第２図はそのタイミン
グチヤート、第３図は第１図の割り込み回路の一
例のブロツク図、第４図は従来の標本化周波数変
換装置の一例のブロツク図である。 １２はマルチプレクサ、１３はＤ／Ａコンバー
タ、１７はサンプルホールド回路、１８は比較
器、１９は逐次比較レジスタ、２１はタイミング
制御回路、２２は割り込み回路である。
の一実施例のブロツク図、第２図はそのタイミン
グチヤート、第３図は第１図の割り込み回路の一
例のブロツク図、第４図は従来の標本化周波数変
換装置の一例のブロツク図である。 １２はマルチプレクサ、１３はＤ／Ａコンバー
タ、１７はサンプルホールド回路、１８は比較
器、１９は逐次比較レジスタ、２１はタイミング
制御回路、２２は割り込み回路である。
Claims (1)
- 【特許請求の範囲】 １ 入力デジタル値をＤ／Ａコンバータによつて
アナログ値に変換し、このアナログ値をＤ／Ａコ
ンバータと比較器と逐次比較レジスタとで構成さ
れる逐次比較型Ａ／Ｄ変換回路によつて上記入力
デジタル値の標本化周波数である第１標本化周波
数とは異なる第２標本化周波数でＡ／Ｄ変換を行
い出力デジタル値を出力する標本化周波数変換装
置において、 上記一旦アナログ値に変換するためＤ／Ａコン
バータと逐次比較型Ａ／Ｄ変換回路のＤ／Ａコン
バータとを１個のＤ／Ａコンバータで時分割で共
用するとともに、上記入力デジタル値のＤ／Ａ変
換動作時は上記逐次変換レジスタへのクロツクの
供給を断つことにより上記逐次変換レジスタに変
換途中のデジタル値を保持し、上記Ｄ／Ａ変換動
作終了後に再びクロツクを供給してＡ／Ｄ変換を
継続することを特徴とする標本化周波数変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28048885A JPS62140519A (ja) | 1985-12-13 | 1985-12-13 | 標本化周波数変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28048885A JPS62140519A (ja) | 1985-12-13 | 1985-12-13 | 標本化周波数変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62140519A JPS62140519A (ja) | 1987-06-24 |
| JPH0457251B2 true JPH0457251B2 (ja) | 1992-09-11 |
Family
ID=17625776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28048885A Granted JPS62140519A (ja) | 1985-12-13 | 1985-12-13 | 標本化周波数変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62140519A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59207729A (ja) * | 1983-05-11 | 1984-11-24 | Matsushita Electric Ind Co Ltd | 信号変換器 |
| JPS60130924A (ja) * | 1983-12-20 | 1985-07-12 | Matsushita Electric Ind Co Ltd | Ａ／ｄ，ｄ／ａ変換器 |
-
1985
- 1985-12-13 JP JP28048885A patent/JPS62140519A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59207729A (ja) * | 1983-05-11 | 1984-11-24 | Matsushita Electric Ind Co Ltd | 信号変換器 |
| JPS60130924A (ja) * | 1983-12-20 | 1985-07-12 | Matsushita Electric Ind Co Ltd | Ａ／ｄ，ｄ／ａ変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62140519A (ja) | 1987-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0370473B1 (en) | Digital filter | |
| JPH0457251B2 (ja) | ||
| JP2644682B2 (ja) | 相関処理回路 | |
| KR880002500B1 (ko) | 16비트용 고속 a/d 콘버터 | |
| JP2562995B2 (ja) | データ処理回路の制御方法 | |
| JPH0516786B2 (ja) | ||
| JPH0145254B2 (ja) | ||
| JPH08293791A (ja) | アナログ／ディジタル変換装置 | |
| JPS58141028A (ja) | アナログ−デイジタル変換装置 | |
| JPH05110441A (ja) | 予測出力型ｄ／ａ変換器 | |
| JPS60136830A (ja) | 演算処理装置 | |
| IE43320B1 (en) | Analog-digital coder-decoder | |
| JP2002100990A (ja) | プログラマブルコントローラ及びアナログ入出力モジュール | |
| JPS6117636Y2 (ja) | ||
| JPS58159023A (ja) | アナログ・デジタル変換回路 | |
| JP2520268Y2 (ja) | ディジタルオーディオ装置 | |
| JPS62296624A (ja) | アナログ／デジタル変換器 | |
| KR960013427B1 (ko) | 디지탈 서보 회로 | |
| JPH0611662Y2 (ja) | デイジタルアナログコンバ−タ | |
| JPH0731628Y2 (ja) | パルス発生回路 | |
| JPS59226516A (ja) | 高速並列比較形ａ／ｄ変換用集積回路 | |
| JPH05291959A (ja) | 予測出力型ｄ／ａ変換器 | |
| JPS63310058A (ja) | マイクロコンピユ−タ | |
| JPH04266151A (ja) | 信号処理用集積回路 | |
| JPS6329856B2 (ja) |