JPS59207729A - 信号変換器 - Google Patents
信号変換器Info
- Publication number
- JPS59207729A JPS59207729A JP8316183A JP8316183A JPS59207729A JP S59207729 A JPS59207729 A JP S59207729A JP 8316183 A JP8316183 A JP 8316183A JP 8316183 A JP8316183 A JP 8316183A JP S59207729 A JPS59207729 A JP S59207729A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog
- conversion
- input
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/02—Reversible analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
！！ｃ業上層上用分野
本発明はアナログ変換器、デジタル変換器に関する。
従来例の構成とその問題点
近年、ＤＳＰ（デジタル・シグナル・プロセシング）技
術が注目されており、アナログ信号がデジタル処理され
ることが多くなってぎた。このインターフェース素子と
してアナログ・デジタル変換器（以下、Ａ／Ｄ変換器と
称す）が用いられたり、処理したデジタル信号をアナロ
グ値に変換するデジタル・アナログ変換器（以下、Ｄ／
Ａ変換器と称す）が用いられるが、従来はこれらのＡ／
Ｄ変換器及びＤ／Ａ変換器は夫々別々に構成されて独立
に使用されており、またこれが同時に用い−３− られることは必ずしも多くなかった。
術が注目されており、アナログ信号がデジタル処理され
ることが多くなってぎた。このインターフェース素子と
してアナログ・デジタル変換器（以下、Ａ／Ｄ変換器と
称す）が用いられたり、処理したデジタル信号をアナロ
グ値に変換するデジタル・アナログ変換器（以下、Ｄ／
Ａ変換器と称す）が用いられるが、従来はこれらのＡ／
Ｄ変換器及びＤ／Ａ変換器は夫々別々に構成されて独立
に使用されており、またこれが同時に用い−３− られることは必ずしも多くなかった。
例えば通常の計測器においてはＡ／Ｄ変換器が用いられ
て、Ａ／ｒ）変換後のデジタル信号は各種演棹処理のの
ちメモリーに貯えられたり、デジタル表示されるので、
この場合はＡ／Ｄ変換器だけが必要である。
て、Ａ／ｒ）変換後のデジタル信号は各種演棹処理のの
ちメモリーに貯えられたり、デジタル表示されるので、
この場合はＡ／Ｄ変換器だけが必要である。
最近、デジタルオーデオ商品が発売されるに至ったが、
目下のところデジタル録音されたディスクからの再生が
中心で、この場合はＤ／Ａ変換器だけが用いられている
。しかしながら今後はアナログ信号をＡ／Ｄ変＄！後デ
ジタル処理し、そののちＤ／Ａ変換してアナログ信号に
戻すという一連の処理作業が多くなると思われる。−例
どしてはカメラ信号をＡ／Ｄ変換後、デジタル的にγ補
正を加えたり、ホワイトバランス調整したり、ドロップ
アウトを補償したり、フィルタをかけたりした後にＤ／
Ａ変換によりアナログ信号に再生し、ＮＴＳＣ信号にす
るようなことが考えられる。このような場合に、従来で
は独立したＡ／Ｄ変換器とＤ／Ａ変換器が使われること
になるが、この場−４− 合、］ス］へ、消費電力および占有面積等から考えて好
ましくない。
目下のところデジタル録音されたディスクからの再生が
中心で、この場合はＤ／Ａ変換器だけが用いられている
。しかしながら今後はアナログ信号をＡ／Ｄ変＄！後デ
ジタル処理し、そののちＤ／Ａ変換してアナログ信号に
戻すという一連の処理作業が多くなると思われる。−例
どしてはカメラ信号をＡ／Ｄ変換後、デジタル的にγ補
正を加えたり、ホワイトバランス調整したり、ドロップ
アウトを補償したり、フィルタをかけたりした後にＤ／
Ａ変換によりアナログ信号に再生し、ＮＴＳＣ信号にす
るようなことが考えられる。このような場合に、従来で
は独立したＡ／Ｄ変換器とＤ／Ａ変換器が使われること
になるが、この場−４− 合、］ス］へ、消費電力および占有面積等から考えて好
ましくない。
発明の目的
本発明は簡単な構成でＡ／Ｄ変換器及びＤ／Ａ変換器を
一体化した信号変換器を提供することを目的とする。
一体化した信号変換器を提供することを目的とする。
発明の構成
本発明の信号変換器は、デジタル値をアナログ値に変換
するデジタル・アナログ変換部と、このデジタル・アナ
ログ変換部を用いて被変換入力アナログ値をデジタル値
に変換するアナログ・デジタル変換部とを設けると共に
、前記デジタル・アナログ変換出力を入力とするサンプ
ルホールド回路を設け、前記デジタル・アナログ変換部
に被変換入力デジタル値を適宜入力すると杖に定められ
た変ｙＡ時間内にデジタル変換およびアナログ変換を行
いデジタル変換中に前記サンプルホールド回路出力から
被変換入力デジタル値のアナログ変換出力を得るよう制
御する制御手段を設け、アナログ・デジタル変換部にお
けるデジタル・アナログ−５− 変換部を被変換入力デジタル値のアナログ変１会に使用
することを特徴とする。なお、本発明ではデジタル・ア
ナログ変換部の出力をホールドするサンプルホールド回
路を設けたため、全周期に戸る一定出力として外部に出
力してみ力唱ノ上は同時に入力データをデジタル変換お
よびアナログ変換できるものである。
するデジタル・アナログ変換部と、このデジタル・アナ
ログ変換部を用いて被変換入力アナログ値をデジタル値
に変換するアナログ・デジタル変換部とを設けると共に
、前記デジタル・アナログ変換出力を入力とするサンプ
ルホールド回路を設け、前記デジタル・アナログ変換部
に被変換入力デジタル値を適宜入力すると杖に定められ
た変ｙＡ時間内にデジタル変換およびアナログ変換を行
いデジタル変換中に前記サンプルホールド回路出力から
被変換入力デジタル値のアナログ変換出力を得るよう制
御する制御手段を設け、アナログ・デジタル変換部にお
けるデジタル・アナログ−５− 変換部を被変換入力デジタル値のアナログ変１会に使用
することを特徴とする。なお、本発明ではデジタル・ア
ナログ変換部の出力をホールドするサンプルホールド回
路を設けたため、全周期に戸る一定出力として外部に出
力してみ力唱ノ上は同時に入力データをデジタル変換お
よびアナログ変換できるものである。
実施例の説明
以下、本発明の一実施例を第１図と第２図に基づいて開
明する。
明する。
第１図において１はアナログ信号源、２はＡ／Ｄ変換変
換用サンプルホール１ユ路は比較器、４は逐次比較形Ａ
／Ｄ変換変換部理回路で、通常シーケンサ−とレジスタ
などから成る。５はＤ／Ａ変換器部６へ入力するデジタ
ルデータを切り換える論理回路、７はＤ／Ａ変換部６の
出力ラインを切り換えるスイッチ、８はＤ／Ａ変換用サ
ンプルホールド回路、９はアナログ変換出力端子、１０
はｒ）／Ａ変換用の入力データ、１１はＡ／Ｄ変換の出
力データ、１２はクロック入力端子、１３はタイミンー
〇 − グパルスを発生させる論理回路である。
換用サンプルホール１ユ路は比較器、４は逐次比較形Ａ
／Ｄ変換変換部理回路で、通常シーケンサ−とレジスタ
などから成る。５はＤ／Ａ変換器部６へ入力するデジタ
ルデータを切り換える論理回路、７はＤ／Ａ変換部６の
出力ラインを切り換えるスイッチ、８はＤ／Ａ変換用サ
ンプルホールド回路、９はアナログ変換出力端子、１０
はｒ）／Ａ変換用の入力データ、１１はＡ／Ｄ変換の出
力データ、１２はクロック入力端子、１３はタイミンー
〇 − グパルスを発生させる論理回路である。
第２図ａはウロ・ツク入力端子１２に印加されるクロッ
クパルスで、このり［］］ツクパルスス−周Ｉのうちに
△／１）変換とＤ／Ａ変換を同時に行う。第２図す、ｃ
、ｒｌ、ｅｔ；を論］！ｌ！回路１３におイテク［１”
／クバルスａｋ−Ｗづいて作成されるパルスで、クロッ
クに同期したパルス１）によりサンプルホールド回路２
は入力アナログ信号源１の信号をサンプルして零次ホー
ルドを行う。このホールドしたアナログ信号をΔ／Ｄ変
換するためには一定のセトリング時間を経過した後に行
う必要があるが、本変換器はこの時間を利用してＤ／Ａ
！換を行う。つまりＤ／Ａ変換部６のデータが外部入力
データ１０となるように論理回路５の状態を切り換え、
Ｄ／Ａ変換部６の出力の接続を切り換えスイッチ７でサ
ンプルホールド回路８の入力端子に接続されるようにす
る。この一連の１ｌｊｌｌ ｔｉｌｌで外部入力データ
１０に対応したアナログ出力がサンプルホールド回路８
の入力に印加される。この状態をパルスｄにより作り出
す。この時間域は先に述べたＡ／Ｄ変換用−７− サンプルホールド回路２のセトリング時間に相当する。
クパルスで、このり［］］ツクパルスス−周Ｉのうちに
△／１）変換とＤ／Ａ変換を同時に行う。第２図す、ｃ
、ｒｌ、ｅｔ；を論］！ｌ！回路１３におイテク［１”
／クバルスａｋ−Ｗづいて作成されるパルスで、クロッ
クに同期したパルス１）によりサンプルホールド回路２
は入力アナログ信号源１の信号をサンプルして零次ホー
ルドを行う。このホールドしたアナログ信号をΔ／Ｄ変
換するためには一定のセトリング時間を経過した後に行
う必要があるが、本変換器はこの時間を利用してＤ／Ａ
！換を行う。つまりＤ／Ａ変換部６のデータが外部入力
データ１０となるように論理回路５の状態を切り換え、
Ｄ／Ａ変換部６の出力の接続を切り換えスイッチ７でサ
ンプルホールド回路８の入力端子に接続されるようにす
る。この一連の１ｌｊｌｌ ｔｉｌｌで外部入力データ
１０に対応したアナログ出力がサンプルホールド回路８
の入力に印加される。この状態をパルスｄにより作り出
す。この時間域は先に述べたＡ／Ｄ変換用−７− サンプルホールド回路２のセトリング時間に相当する。
通常、負稍容吊の違いによりサンプルホールド回路２Ｊ
、りちｒ）／Ａ変換部６のセトリング時間のほうが短い
。このためサンプルホールド回路２のセトリング時間内
に充分正確な電圧を発生できる。そこでパルスｅを発生
させてサンプルホールド回路８をホールド状態にすれば
、クロック−周期に亘る安定したＤ／Ａ出力が得られる
。つまりサンプルホールド回路８を用いることによりク
ロック周期のうちの僅かな期間だけ外部入力データ１０
のアナログ変換を実行しても一周期に０るＤ／Ａ出かを
つくり出している。これによってＤ／Ａ変換が完了した
ので第１図の信号変換器はＡ／Ｄ変換用に切り換わる。
、りちｒ）／Ａ変換部６のセトリング時間のほうが短い
。このためサンプルホールド回路２のセトリング時間内
に充分正確な電圧を発生できる。そこでパルスｅを発生
させてサンプルホールド回路８をホールド状態にすれば
、クロック−周期に亘る安定したＤ／Ａ出力が得られる
。つまりサンプルホールド回路８を用いることによりク
ロック周期のうちの僅かな期間だけ外部入力データ１０
のアナログ変換を実行しても一周期に０るＤ／Ａ出かを
つくり出している。これによってＤ／Ａ変換が完了した
ので第１図の信号変換器はＡ／Ｄ変換用に切り換わる。
Ｄ／Ａ変換部６の出力は切り換えスイッチ７により比較
器３の入力部に接続される。以上の状態で逐次変換用ク
ロックとしてパルスＣが論理回路４に入力されるため、
このパルスの回数だけ逐次比較してＡ／Ｄ変換を行う。
器３の入力部に接続される。以上の状態で逐次変換用ク
ロックとしてパルスＣが論理回路４に入力されるため、
このパルスの回数だけ逐次比較してＡ／Ｄ変換を行う。
このデータは論理回路５を介して出力データ１１として
外部に出力される。逐次変換用の論理回路４− ８
− はシフトレジスタなどから構成される通常の逐次変換用
の論理回路である。論理回路５Ｉより／Ａ変換部を与え
るデータの制御やΔ／Ｄ変換データのシリアルパラレル
変換を行う。
外部に出力される。逐次変換用の論理回路４− ８
− はシフトレジスタなどから構成される通常の逐次変換用
の論理回路である。論理回路５Ｉより／Ａ変換部を与え
るデータの制御やΔ／Ｄ変換データのシリアルパラレル
変換を行う。
ところで以上の説明においては逐次比較方式のＡ／Ｄ変
操法を説明したが、ＡＩＤ変換方式としてはＤ／Ａ変換
部６を用いるものであれば適用可能で、例えばトラッキ
ング方式等にしても良いことは言うまでもない。
操法を説明したが、ＡＩＤ変換方式としてはＤ／Ａ変換
部６を用いるものであれば適用可能で、例えばトラッキ
ング方式等にしても良いことは言うまでもない。
発明の効果
以上のように本発明の信号変換器は１Ｆンプルボ一ルド
回路やタイミングの制御手段を設けたため、Ａ／Ｄ変換
に用いられるＤ／Ａ変換部を有効に利用して−クロック
周期内においてＡ／Ｄ変換とＤ／Ａｍ挽が同時に行うこ
とが可能で、情酊を必要とするＤ／Ａ変換部が一つです
むことにより回路の簡素化が図れ、ワンチップ化が達成
され易く、低電力化及び低コスト化に対する寄与は大き
い。
回路やタイミングの制御手段を設けたため、Ａ／Ｄ変換
に用いられるＤ／Ａ変換部を有効に利用して−クロック
周期内においてＡ／Ｄ変換とＤ／Ａｍ挽が同時に行うこ
とが可能で、情酊を必要とするＤ／Ａ変換部が一つです
むことにより回路の簡素化が図れ、ワンチップ化が達成
され易く、低電力化及び低コスト化に対する寄与は大き
い。
さらに、Ｄ／Ａ変換用サンプルホールド回路がデグリッ
ヂャーも兼ねることから変換特性の向上に−〇
− も寄与するものである。
ヂャーも兼ねることから変換特性の向上に−〇
− も寄与するものである。
第１図は本発明の信号変換器の一実施例のブロック図、
第２図は第１図の要部パルスのタイミング図である。 １・・・アナログ信号源（被変換入力アナログ値）、２
・・・Ａ／ＤＩ換用サンプすホールド回路、３・・・比
較器、４・・・逐次比較形Ａ／Ｄ変換用の論理回路、５
・・・デジタルデータ切換用論理回路、６・・・Ｄ／Ａ
変換部、７・・・スイッチ、８・・・Ｄ／Ａ変挽用サン
すルホールド回路、９・・・アナログ変換出力端子、１
０・・・外部入力データ（被変換入力デジタル値）、１
１・・・出力データ、１３・・・タイミングパルス発生
用論理回路 代理人 森 木 義 弘 −１０＝
第２図は第１図の要部パルスのタイミング図である。 １・・・アナログ信号源（被変換入力アナログ値）、２
・・・Ａ／ＤＩ換用サンプすホールド回路、３・・・比
較器、４・・・逐次比較形Ａ／Ｄ変換用の論理回路、５
・・・デジタルデータ切換用論理回路、６・・・Ｄ／Ａ
変換部、７・・・スイッチ、８・・・Ｄ／Ａ変挽用サン
すルホールド回路、９・・・アナログ変換出力端子、１
０・・・外部入力データ（被変換入力デジタル値）、１
１・・・出力データ、１３・・・タイミングパルス発生
用論理回路 代理人 森 木 義 弘 −１０＝
Claims (1)
- 【特許請求の範囲】 １、デジタル（１ｆ１をアナログ値に変換するデジタル
・アナログ変換部と、このデジタル・アナログ変換部を
用いて被″！Ｊ換入力アナログ顧をデジタル値に変換す
るアナログ・デジタル変換部とを設けるとＪｌに、前記
デジタル・アナログ変換出力を入力とするサンプルホー
ルド回路を説け、前記デジタル・アブ［１グ変換部に被
変換入力デジタル値を適宜入力するどＪ丸に定められた
変換時間内にデジタル変換およびアナログ変換を行いデ
ジタル変換中に前記サンプルホールド回路出力から被変
換入力デジタル値のアナログ変換出力を得るよう制御す
る制御手段を設けた信号変換器。 ２、制御手段を、デジタル・アナログ変換部への入力信
号を被変換入力アナログ値のデジタル変換に必要なデー
タと被変換入力デジタル−１− 伯に切換える論理回路と、前記デジタル・アナログ変換
部の出力信号を被変換入力アナログ値のデジタル変換に
関わる部分と被変換入力デジタル値のアナログ変換出力
用のサンプルホールド回路の入力に切換えるスイッチと
、−変換時間内にデジタル変換およびアナログ変換する
よう前記論理回路どサンプルホールド回路に被変換入力
アナログ値をデジタル値に変換するアナログ・デジタル
変換部の変換クロックに同期したタイミングパルスを発
生する論理回路とで椙成したことを特徴とする特許請求
の範囲第１項記載の信号変換器。 ３、被変換入力アナログ値をアジタル値に変換するアナ
ログ・デジタル変換部を逐次比較方式とすると共に、制
御手段を、先ず前記アナログ・デジタル変換部における
被変換入力アナログ値をサンプリングするサンプルボー
ルド回路を動作させ、このサンプルホールド回路でホー
ルドされた信号がセトリングする１１１１間中にデジタ
ル・アナログ変換部を動作させ−２− てこの変換出力信号をホールドし、外部へ出力信号とし
て取り出し、しかる後にアナログ・デジタル変換動作を
行わせるよう構成したことを特徴とする特許請求の範囲
第１項記載の信号変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8316183A JPS59207729A (ja) | 1983-05-11 | 1983-05-11 | 信号変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8316183A JPS59207729A (ja) | 1983-05-11 | 1983-05-11 | 信号変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59207729A true JPS59207729A (ja) | 1984-11-24 |
Family
ID=13794526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8316183A Pending JPS59207729A (ja) | 1983-05-11 | 1983-05-11 | 信号変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59207729A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62140519A (ja) * | 1985-12-13 | 1987-06-24 | Pioneer Electronic Corp | 標本化周波数変換装置 |
-
1983
- 1983-05-11 JP JP8316183A patent/JPS59207729A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62140519A (ja) * | 1985-12-13 | 1987-06-24 | Pioneer Electronic Corp | 標本化周波数変換装置 |
| JPH0457251B2 (ja) * | 1985-12-13 | 1992-09-11 | Pioneer Electronic Corp |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4751496A (en) | Wide dynamic range analog to digital conversion method and system | |
| US4609906A (en) | Digital-to-analog/analog-to-digital dual mode circuit | |
| JPS59207729A (ja) | 信号変換器 | |
| US7605729B2 (en) | Apparatus and method for converting analog signal into digital signal taking average value of analog signal for sample period | |
| US5404141A (en) | Signal converting apparatus utilizing an analog-digital converting section and a digital-analog converting section | |
| JPS62281521A (ja) | Ｄ／ａ変換回路 | |
| JP2562716B2 (ja) | Ａ／ｄ変換器 | |
| JP2001350497A (ja) | 信号処理回路 | |
| KR940007584B1 (ko) | 컴퓨터 오디오의 디지탈 녹음 및 재생회로 | |
| KR910003571Y1 (ko) | 디지탈 오디오 테이프 레코오더의 디지탈-아날로그 변환기를 이용한 아날로그-디지탈 변환회로 | |
| JPH0694761A (ja) | スペクトラムアナライザのピークホールド回路 | |
| JP2002185322A (ja) | 複数入力チャンネルの入力信号処理装置 | |
| JPH0416024A (ja) | 半導体装置 | |
| JPS60144025A (ja) | デイジタル−アナログ変換器 | |
| JPS6266292A (ja) | デジタルエフエクト装置 | |
| SU1320901A1 (ru) | Аналого-цифровой преобразователь | |
| JPH0292023A (ja) | Ａ／ｄコンバータ | |
| JPS59140720A (ja) | アナログ・デジタル変換回路 | |
| SU1182546A1 (ru) | Устройство дл воспроизведени функций | |
| JPH0335631B2 (ja) | ||
| JPH02151126A (ja) | 積分型ｄ／ａコンバータ | |
| JPS59186418A (ja) | Ｄ／ａ変換回路 | |
| JPS61198921A (ja) | アナログ−デイジタル変換器 | |
| JPH0927750A (ja) | アナログデジタル変換器 | |
| JPH0786937A (ja) | Ａ／ｄコンバータ |