JPH0451740A - 同期多重端局装置 - Google Patents

同期多重端局装置

Info

Publication number
JPH0451740A
JPH0451740A JP2161606A JP16160690A JPH0451740A JP H0451740 A JPH0451740 A JP H0451740A JP 2161606 A JP2161606 A JP 2161606A JP 16160690 A JP16160690 A JP 16160690A JP H0451740 A JPH0451740 A JP H0451740A
Authority
JP
Japan
Prior art keywords
memory
line
section
control
address information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2161606A
Other languages
English (en)
Inventor
Yoshikazu Arino
有野 好和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2161606A priority Critical patent/JPH0451740A/ja
Publication of JPH0451740A publication Critical patent/JPH0451740A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回線の迂回設定を行う同期多重端局装置に関す
る。
〔従来の技術〕
従来の同期多重端局装置は、第2図に示すように、多重
化された信号を複数の方路がら受信インタフェース部8
−1〜8−nを介して受信しそれぞれの多重化信号の中
のチャネルを分離し、データメモリ7に蓄え、このデー
タメモリ7の中から必要とするチャネルを各方路ごとに
読出して多重化し、各方路へ多重化信号として送信イン
タフェース部9−1〜9−nを介して送出している。こ
の一連の流れによりチャネルとしての回線設定が行なわ
れる。データメモリ7から各方路ヘチャネルを読出す方
法としてデータメモリ7の読出しアドレスを指定するコ
ントロールメモリ4.5に各チャネルの読出し方(アド
レス情報)が記憶されている。コントロールメモリ4.
5は、通常2つとも同じ回線設定内容(アドレス情報)
が記憶されており、片方は予備メモリとしてのバックア
ップ機能をもつ。回線変更を行うときは、コントロール
メモリ制御部30により予備側メモリに新しい回線設定
内容を書き込み、手動にて、メモリ切替部6を介して現
用メモリと予備メモリを切り替え、今猿で予備だったメ
モリが現用メモリとなり、今まで現用だったメモリは新
しい回線設定内容に書き変えが行われ予備メモリとなる
〔発明が解決しようとする課題〕
上述した従来の同期多重端局装置は、コントロールメモ
リが2つあるものの基本的には2つども同じ回線設定内
容であり、回線設定内容は1種類しか存在しなかった。
また、この回線設定内容は保守員を介在して変更し、コ
ントロールメモリの切替えも手動により行うものであっ
た。
したがって、使用中の回線に伝送路障害が発生した場合
でも、コントロールメモリの回線設定内容を自動的に変
更し切替えること、すなわち、回線の迂回機能を自動的
に行うということはできず、すべて保守員による手動操
作によるものであった。
〔課題を解決するための手段〕
本発明の同期多重端局装置は、回線設定機能を有し受信
した多重化信号をチャネル対応に分離蓄積し指定された
アドレス情報に従って再多重化し送出する同期多重端局
装置において、前記多重化信号を外部装置及び伝送路と
インタフェースし回線障害を検出するインタフェース部
と、前記多重化信号の前記チャネルごとのデータを蓄積
し前記アドレス情報に従って出力するデータメモリと、
前記データメモリに対する前記アドレス情報を格納し出
力する二重化されたコントロールメモリと、前記二重化
されたコントロールメモリのいずれか一方を選択し前記
データメモリに接続するメモリ切替部と、複数種類の回
線設定機能のそれぞれに対応する複数種類のあらかじめ
設定されたアドレス情報を格納するファイル部と、前記
インタフェース部からの障害検出情報を受け前記ファイ
ル部から最適な迂回回線設定に対応する種類の前記アド
レス情報を取り出し前記二重化されたコントロールメモ
リに格納し前記メモリ切替部を介して前記二重化された
コントロールメモリの前記データメモリへの接続を制御
するコントロールメモリ警報処理制御手段とを備えてい
る。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック図を示す、警報処
理部1は、受信インタフェース部8−1〜8−nで検出
した警報を並列に取り込み、コントロールメモリ4,5
に書き込む最適迂回回線設定をファイル部2に選択する
よう指示を出す。
またコントロールメモリ制御部3.メモリ切替部6に対
してそれぞれコントロールメモリの書替え及び新コント
ロールメモリへの切替えの指示を与える。ファイル部2
は、あらかじめ指定された何種類かの迂回回線の設定内
容(アドレス情報)を記憶している。コントロールメモ
リ制御部3は、予備系となっているコントロールメモリ
に回線接続内容を書き込むための制御部で、外部入力か
らか、またはファイル部2からデータを取り込む。
コントロールメモリ4,5は、0系メモリ、1系メモリ
の2つに分かれており、相互に現用、予備の関係にあり
、記憶している回線設定内容で装置の回線設定動作を指
示するものである。メモリ切替部6はコントロールメモ
リ4.5とデータメモリ7の間にあり、コントロールメ
モリ故障時に予備系メモリに切替えたり、回線変更時に
新設定コントロールメモリへの切替を行うものである。
データメモリ7は、受信インタフェース部8−1〜8−
nから入ってくる多重化信号を記憶し、コントロールメ
モリの内容でチャネルの読出しを替え、送信インタフェ
ース部9−1〜9−nへ多重化信号を送出する。受信イ
ンタフェース部8−1〜8−nと送信インタフェース部
9−1〜9−nは、それぞれデータメモリ7のデータ入
力、データ出力に接続していて方路ごとに独立して多重
化信号の装置外部とのインタフェースを行うものである
次に、動作を説明する。
今、受信インタフェース部8−1が障害のときを考える
。警報処理部1は、ファイル部2に最適回線設定の取出
しを指示し、予備系になっているコントロールメモリへ
取り出したファイル部2の回線設定内容を書き込む。コ
ントロールメモリへの書き込み終了後メモリ切替部6に
てコントロールメモリの現用、予備の切替えを行う、今
まで現用系であったコントロールメモリは予備系と・な
り、新しい現用系と同一の回線設定内容が書込まれ現用
系のバックアップを行う。
なお、ファイル部2の回線設定内容は随時任意に追加、
変更が可能であり、状況に応じて常に最適な迂回回線の
設定を行うことができる。
〔発明の効果〕
以上説明したように本発明は、あらかじめ指定した複数
種類の迂回用回線設定内容を書込んだファイル部を備え
、伝送路障害発生時にファイル部より最適な迂回回線設
定内容を選択しコントロールメモリに書込むことにより
、保守員の手動操作を必要とせすに回線の迂回切替えを
自動的に行うことができる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図は従来
の同期多重端局装置の一例を示すブロック図である。 1・・・警報処理部、2・・・ファイル部、3.30・
・・コントロールメモリ制御部、4・・・コントロール
メモリ(0系)、5・・・コントロールメモリ(1系)
、6・・・メモリ切替部、7・・・データメモリ、8−
1〜8−n・・・受信インタフェース部、9−1〜9−
n・・・送信インタフェース部。 第1図

Claims (1)

    【特許請求の範囲】
  1. 回線設定機能を有し受信した多重化信号をチャネル対応
    に分離、蓄積し指定されたアドレス情報に従って再多重
    化し送出する同期多重端局装置において、前記多重化信
    号を外部装置及び伝送路とインタフェースし回線障害を
    検出するインタフェース部と、前記多重化信号の前記チ
    ャネルごとのデータを蓄積し前記アドレス情報に従って
    出力するデータメモリと、前記データメモリに対する前
    記アドレス情報を格納し出力する二重化されたコントロ
    ールメモリと、前記二重化されたコントロールメモリの
    いずれか一方を選択し前記データメモリに接続するメモ
    リ切替部と、複数種類の回線設定のそれぞれに対応する
    複数種類のあらかじめ設定されたアドレス情報を格納す
    るファイル部と、前記インタフェース部からの障害検出
    情報を受け前記ファイル部から最適な迂回回線設定に対
    応する種類の前記アドレス情報を取り出し前記二重化さ
    れたコントロールメモリに格納し前記メモリ切替部を介
    して前記二重化されたコントロールメモリの前記データ
    メモリへの接続を制御するコントロールメモリ警報処理
    制御手段とを備えたことを特徴とする同期多重端局装置
JP2161606A 1990-06-20 1990-06-20 同期多重端局装置 Pending JPH0451740A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2161606A JPH0451740A (ja) 1990-06-20 1990-06-20 同期多重端局装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2161606A JPH0451740A (ja) 1990-06-20 1990-06-20 同期多重端局装置

Publications (1)

Publication Number Publication Date
JPH0451740A true JPH0451740A (ja) 1992-02-20

Family

ID=15738358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2161606A Pending JPH0451740A (ja) 1990-06-20 1990-06-20 同期多重端局装置

Country Status (1)

Country Link
JP (1) JPH0451740A (ja)

Similar Documents

Publication Publication Date Title
JPH0897841A (ja) パス切替伝送装置の制御方法及びパス切替伝送装置
JPH0786988A (ja) Pca伝送装置及びpca伝送方法
JPH0451740A (ja) 同期多重端局装置
JPH0457528A (ja) 同期多重端局装置
JP2001217844A (ja) 交換機の冗長構成制御装置
JPH1093480A (ja) 伝送路切替装置
JPH03235538A (ja) 回線障害時のう回方式
JP3250778B2 (ja) 短瞬断切替回路および無瞬断切替回路
JP2002064454A (ja) 自動番組制御装置
JPH1075248A (ja) 切替回路
JPH04222138A (ja) 切替方法
JP3267780B2 (ja) バックアップ装置
JPH02305139A (ja) ネットワークの構成変更方式
JPH0923254A (ja) 系間データリンク方式
JPH10243007A (ja) 光伝送路障害回復方法及びノード装置
JPH0244845A (ja) 障害切替方式
JPS6172455A (ja) T1−s−t2スイツチの現用障害切替方式
JPS6379499A (ja) 時分割多重装置の遠隔制御方式
JPS5935242A (ja) 切替制御方式
JPS63294153A (ja) Acm書替制御方式
JPH0514323A (ja) 回線制御装置
JPS58171161A (ja) デイジタル・タ−ミナル・モジユ−ル予備試験方式
JPS6177448A (ja) ノ−ド切り替え方式
JP2000242316A (ja) 二重化データ同期方式
JPH0490698A (ja) 端局切替制御方式