JPH04503285A - ダイオード配列の裂開の改良 - Google Patents

ダイオード配列の裂開の改良

Info

Publication number
JPH04503285A
JPH04503285A JP3500815A JP50081590A JPH04503285A JP H04503285 A JPH04503285 A JP H04503285A JP 3500815 A JP3500815 A JP 3500815A JP 50081590 A JP50081590 A JP 50081590A JP H04503285 A JPH04503285 A JP H04503285A
Authority
JP
Japan
Prior art keywords
diode
wafer
array
adjacent
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3500815A
Other languages
English (en)
Inventor
マッククラーグ,スコット・ダグラス
Original Assignee
イーストマン・コダック・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イーストマン・コダック・カンパニー filed Critical イーストマン・コダック・カンパニー
Publication of JPH04503285A publication Critical patent/JPH04503285A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043Making grooves, e.g. cutting
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/168V-Grooves
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T225/00Severing by tearing or breaking
    • Y10T225/10Methods
    • Y10T225/12With preliminary weakening

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 イオー′ (の の 金脈Ω宵量 見所二層証 本発明発明ダイオード配列を関し且つ特に個々の配列チップを分離するために発 光ダイオードLED配列製作ウェーハのけかきを容易にするための手段に関する 。
の′に 晋′ LED配列は従来の技術でよく知られており、典型的には電子写真複写機又は類 似物のためのプリントヘッドで使用されている。そのようなプリントヘッド配列 は、像パターンを作るために光受容体又は他の像受取媒体を露出するように個々 に付勢されることができる横列の均一に離間したLED光源を含む、標準的なり IN A4紙寸法のためのこの種類の典型的なLEDプリントヘッド配列は約2 16ミリメードルの長さを有し、個々の光源は非常に小さく且つ非常に密接して 離間されており、例えば直線24.5ミリメートル(1インチ)当り600又は それ以上の部位くらい多く、それは現在の技術状態では完全な長さのLED配列 を一部片で提供することを不可能にする。従って、完全なプリントヘッド配列は 多数の個別の配列チップを含み、それぞれのチップは典型的には10ミリメート ルよりも小さく、チップは互いに端を接した関係で取付けられて完全な長さのプ リントヘッドを提供する。
そのようなLED配列を提供するための典型的な基本的方法は、説明のためにか なり簡約すると、ガリウム・ヒ素・リンの1つ以上のエピタキシャル層を支持す るガリウム・ヒ素の層からなる基体ウェーハを使用する。窒化ケイ素又は若干の 他のガラス状物質の拡散障壁層が次にエピタキシャル層の上に被覆され、写真平 版技術がこの層の上にパターン化されたフォトレジストを作るために使用され、 それにより拡散障壁物質の障壁を通してダイオード部位開口をエツチングするた めにエツチング加工が採用されることができ、その後フォトレジスト物質は完全 に除去される。亜鉛のようなドープ物質が次に通常の半導体拡散処理を用いてガ リウム・ヒ素・リンのエピタキシャル層中に拡散され、窒化ケイ素層はエピタキ シャル層の他の区域を保護する障壁として作用する。二酸化ケイ素のII!壁層 が高温度拡散処理中にウェーハの裏側に設けられる。ドープされたエピタキシャ ル区域に余分のホールを提供することによって、ドーピング処理は各発光部位を p−n接合として画成し、そこではドープされた部位は正であり、また周囲のエ ピタキシャル物質はそれが最初のウェーハをその1つ以上のエピタキシャル層を 存して作る過程でエピタキシャル層に加えられるテルルのような微量物質を含む ために負である。ドープ処理が完了した後、二酸化ケイ素の障壁層は除去され、 つ工−ハは次に再びフォトレジストパターンで被覆され、電極区域を画成する。
典型的にはアルミニウムである金属が次にウェーハ上へ蒸発され、その後の処理 は電極が望まれる領域を陰いてフォトレジストを膨潤させ且つ金属をウェーハか ら持上げる。最後に、ウェーハ表面全体が窒化ケイ素又は類似物の硬い反射防止 皮膜で被覆され、チップを保護し且つ配列チップの光出力を高める。ウェーハの 裏側は次にランプ仕上げされ、ウェーハ物質の制御された一定の厚さくおよそ3 50ミクロン〕を達成し、また典型的には金又は他の金属の幾つかの層からなる オーミック接触物質がウェーハの下方面へ適用され、ウェーハは次に加熱されて 下方ウェーハ面上のオーミック接触を改善する。フォトレジスト物質が次に再び 写真平版手段によってウェーハの上方又はダイオード面へ通用され、反射防止皮 膜が1f8ii金属に対して下方へ離れる方へエツチングされて結合パッド区域 を画成し、それによってダイオード配列チップは適当な電子付勢手段へ連結され る。
ウェーハ上の個々の配列チップを分離するために、ウェーハをのこ引きし且つけ かき且つ次にウェーハをけがき線に沿って裂開することを含む種々の方法が採用 されることができる。この方法はウェーハの頂部又は底部表面のいずれかをけが きすることによって採用されることができるが、本発明は特に本発明と関連して 使用される時に頂部表面をけがきすることを採用する方法に関し、実際に発光部 位を画成するウェーハの非常に重要な面に損傷を与える危険を減らす。
ウェーハの適正な裂開を行うために、典型的には倒立台形又はピラミッド形の形 状のダイヤモンドけがき先端であるけがき工具が基部物質のエピタキシャル層中 へ貫入することが必要である。もしこれかけかき工具をエピタキシャル層の上に 重なるウェーハ層を通して貫入させることによって行われるならば、反射防止皮 膜又は拡散障壁皮膜を削る危険があり、それにより、配列が組付けられたプリン トヘッド配列の長さにわたって同等に離間した発光部位の全てと端と端を接して 当接されることができるために最も端のダイオード発光部位に非常に近接してい なければならないけがき線に直ぐ隣接した最も端の発光部位に損傷を与える危険 がある。また、典型的には窒化ケイ素である反射防止皮膜物質及び障壁層物質は 非常に硬いので、物質を通して貫入することはダイヤモンドけがき工具に追加の 摩耗を与え、けがき工具がかなり軟質のガリウム・ヒ素又はガリウム・ヒ素・リ ンの物質とだけ係合するときに必要とするよりもかなり高いけかき圧力を要求す る。従って、時には経路又はストリートと称せられる非常に幅狭い真直ぐなけが きチャネルがウェーハの上に横たわる物質を通して設けられ、ガリウム・ヒ素基 体又はウェーハの少なくともエピタキシャル層をけがき工具に露出することが以 前に提案されており、米国特許第4,729,971号を参照されたい。用語r ストリート」で意味されるように、そのようなチャネルは真直ぐであり且つ均一 な幅を有し、そのようなチャネル又は経路を画成する区域でウェーハ物質を露出 させる上述した写真平版及びエンチング技術を用いることによって先の製作過程 で形成されることができる。しかしながら、各配列上の最も端のLED部位と配 列チップの対応する端との間に必要とされ且つ隣接するダイオード部位の間のけ かきチャネルの最大幅を制限する非常に密接した間隔の故に、けがき工具のテー バの付いた形状はけかきチャネルの縁に沿う物質に接触することなく存効な深さ の裂開溝をけがきすることを非常に困難にし、それはその物質を削ぎ又は亀裂さ せ且つそれにより隣接するダイオード部位に損傷を与える重大な危険を生じる。
l肛」ヱ ゛ 本発明に従えば、上述した問題は、間隔又はスキップけがきとして知られる技術 の変形技術であって、対応するダイオード部位の間で連続しているよりはむしろ 断続しているけがき線又は溝によって決定される技術を用いることによって、上 述した問題は解決される。換言すれば、けがき工具がウェーハを横切って移動す る時に、工具は断続的な裂開溝を作るように周期的に上昇され且つ下降される、 ダイオード部位間のけかきを回避することによって、このアプローチはけかき作 業中にそれらの部位に損傷を与える危険を排除するが、もしけがきチャネルの幅 がダイオード部位の間隔までにされるならば、けがき工具はチャネルの縁に遭遇 することが依然ありそうである。ウェーハ物質中にけがきされた溝の深さはけか き工具上の圧力によって制御されるので、チャネルの縁とのそのような干渉はけ かきされた溝の深さに影響し且つまたげかき工具を横方向に偏向させようとする 。従って、本発明は2つのより幅広いけかきチャネルの間に幅狭い連結チャネル を含む裂開チャネルを提供することによってこの問題を克服する0幅狭い連結チ ャネルはウェーハの破断が上に横たわる千ンブ層に損傷を与えること及びそれに よりおそらく隣接するダイオード部位に損傷を与えることを防止する0幅広いけ かきチャネルはけがき工具のための隙間を提供するが、これらのチャネルの追加 の幅は隣接するダイオード部位に脅威を与えない。それ故、分離されたチップ上 で、ウェーハ物質の非常に幅狭いストリップだけが最も端のダイオード部位と裂 開されたウェーハ縁との間の裂開チャネル領域で露出されるのに対して、ウェー ハ物質の幅広い区域が最も端のダイオード部位のおのおのの側においてチップの 裂開された縁に沿ったけがきストリート領域で露出される。
本発明を実施するための種々の手段並びにその他の利点及び新規な特徴は、添付 図面を参照した本発明の例示的な好適な実施例の以下の説明から明らかになろう 。
図面m幻乙l吸 第1図は本発明の好適な実施例に従う製作ウェーハの一部分の大きく拡大した平 面図であって、裂開チャネル及び中断されたけかき線によって分離された隣接し たLED配列チップ領域の端を示し、第2図は第1図の線2−2に沿った更に拡 大した断面図であって、配列チップの種々の層と、2つの図示された配列チップ 領域の最も端のダイオード部位の間に位置決めされた裂開チャネルのけかきチャ ネル部分の部分とを示し、第3図は第2図の更に拡大された部分に対応し且つ第 1図の線3−3に沿った断面図であって、裂開チャネルのけかきチャネル部分に 沿って位置決めされたけかき工具を示し、 第4図は第1図に示した製作ウェーハから分離されたLED配列チップの端部分 の平面図であり、 第5図は第1図に対応する図であるが、代替的なけがきパターンを示し、第6図 は第1図に対応する図であって、隣接したLED配列チップ領域が異なるプロフ ァイルを有し且つ2つの平行な中断したけかき溝でけがきされた幅広い裂開チャ ネルによって分離された本発明の代替的な好適な実施例に従う製作ウニ第1図は LED製作ウェーハの一部分を大きく拡大して例示し、2つのLED配列領域1 0の対面する端を示し、該配列領域は中央の横列のLED部位12と、対応する 電極14とを含む、後で別々のL E D配列チップに分離される個々の矩形の 配列領域は、のこ引きで用いられる水平方向に例示されたストリート又はチャネ ル16によって、及びけがき及び次の裂開で用いられる垂直方向に示されたスト リート又はけかきチャネル18によってそれぞれ画成された横列及び縦列にウェ ーハ上で位置決めされる。
第2図はガリウム・ヒ素基体22及びエピタキシャル層24を存する支持ウェー ハ20を含む典型的なLED配列チップを例示し、該エピタキシャル層は勾配付 エピタキシャル副層26と一定エビタキシャル副層28とを含む、勾配付副層2 6では、リンの濃度は一定の副層28の方へ増加しており、一定の副層28は勾 配付エピタキシャル層の隣接した区域におけるリン含有量におよそ等しい一定の リン含有量を有し、この二重副層構造の目的はガリウム・ヒ素基体物質と一定エ ビタキシャル副層28のガリウム・ヒ素・リン物質との異なる熱膨張係数の間に 徐々の遷移を提供することである。また、エピタキシャル層は、ドープ物質が個 々のLED部位を画成するために後でエピタキシャル層中に拡散される区域との 接合を作るために必要とされる電気的特性を提供するテルルのようなドープ物質 を含むように前もって処理される。
前述したように、窒化ケイ素のような拡散障壁物質のパターン化された層30は 開口32を画成するように支持ウェーハのエピタキシャル面上に付着され、該開 口を通して亜鉛のようなドープ物質が一定エビタキシャル層28中へ拡散されて LED部位を画成し、電極14は個々のLED部位が図示しない外部回路構成へ 連結されることを可能にするように形成される。窒化ケイ素のような反射防止物 質の層34が次に配列の発光面の上に被覆される。金属の多数の層皮膜が反対側 のウェーハ面に適用されてオーミンク接触表面35を提供し、開口は次に反射防 止層を通してエンチングされて電極の結合パッド区域を露出する。開口を拡散障 壁層に提供するため及び反射防止皮膜を結合パッド区域から除去するために用い られた同じ処理かのこ引きチャネル16及びけがきチャネル18を画成するため に採用され、酸チャネルに沿ってエピタキシャル層は接近できる。必要により、 同様なチャネルが、裂開加工中に金属皮膜を裂くことを回避するためにけがきチ ャネルと対向してウェーハの裏面上の金属皮膜に設けられることができる。
大きな半導体ウェーハを処理し且つそれを多くの個々のLED配列チップに個別 化するよく知られた技術は多くの異なる技術及びチップ構造の変形構造を含むこ とができ、従って上述され且つ第2図に例示された特別の構造は単に例示として 考えられるべきである。
第1図を再び参照すると、例示されたけかきチャネル1日は対応する配列領域の 2つの隣接した最も端のLED部位の間に幅狭い中央の連結チャネル36を含む 。連結チャネル36よりもかなり幅広いけかきチャネル38は、連結チャネルの 各端からげかきされた溝40に沿って対応するのこ引きストリートの方へ外方ヘ テーバを付けている。
第3図で、通常のダイヤモンド先端付けかき工具42は、溝40の最内方端近く で、即ち溝40に隣接したテーバ付けかきチャネル38の最も幅狭い部分近くで けがきチャネル38に沿って溝40をけがきする過程において図示されている。
半導体にそのような断続的な溝をけがきするための機械は当業界でよく知られて おり且つ商業的に入手可能である。同じ尺度で描かれた図2及び図3を比較する ことによって、けがき工具はそれが遭遇するチャネルの最も幅狭い部分において チャネル38の縁から充分な隙間を有するが、工具は幅狭いチャネル36で同じ 深さまで、そのチャネルの縁を破壊することなく、エピタキシャル層をけがきす ることができないことは理解されよう。同様に、裂開溝に隣接したけかきチャネ ルの最も幅狭い部分は、最も端のLED部位の間で、それらの部位に損傷を与え ずに、同じ幅で延在されることができない。
けがきチャネルの全てが第1図に示したようにけがきされた後、ウェーハはのこ ストリート又はチャネル16に沿ってウェーハを通してのこ引きすることによっ て分離され、その結果できた横列のそれぞれは次にけがきされた裂開溝40と同 一直線状の裂開線に沿って横列を裂開することによって別々のダイオード配列チ ップに分離される。
支持ウェーハ材料はけかきチャネルがウェーハと共に写真平版マスクを配向する 過程で整合される好ましい裂開平面を本来的に有しており、それにより裂開溝と 同一直線状の所望の裂開線に沿ったウェーハのその後の裂開を幇助する。それ故 、裂開は幅狭い連結チャネル36の中心に沿って延びるので、チップ層30及び 34は隣接のダイオード配列部位に損傷を与えることがある裂開過程で破断され ない。もし裂開加工中にチップの頂部層を破断することが許容できるならば、連 結チャネルは簡単に省略されることができる0種々の機械がウェーハ物質を裂開 するために商業的に人手することができ、ウェーハ物質は裂開加工中に接着剤の 裏当てシートへ付着されることができるので、その結果できた個々のチップは便 利な取扱ができるように一緒に保持される。
配列領域がこのように分離された後、けがきチャネル36及び3日の部分は第4 図に示したように各配列チップの端に位置決めされる。
第5図は第1図と概ね同様であるが、1つだけのけかきされた裂開溝42が対応 した幅広くされたけかきチャネル44に沿って、ダイオード部位47の一側部だ けにおいて各隣接した対の配列領域46の対面する端の間に設けられているウェ ーハ実施例を示す。この実施例は、ウェーハが裂開溝を越えて真直ぐな線に沿っ て裂開しようとするので、もし対応するのこ引きチャネル48中で配向する1つ だけのそのような溝が適正な裂開を提供するために充分であるならば、各月の配 列領域の間に2つの中央で離間した同一直線状のけかきされた溝を採用すること が必要でないことを例示している。
第6図に示した本発明の実施例では、縦列の配列領域52の間のけかきチャネル 50は先に説明したチャネル18よりもはるかに幅広く、隣接した配列領域はウ ェーハ部分54の両側縁に沿って裂開溝56の2つの中断された線の間のウェー ハ物質54のストリップ又は棒部分を除去することによって分離されることがで きる。
けがきチャネル50はけかき工具の幅に対して非常に幅広いが、それにもかかわ らずウェーハをけがきすることは前述したのと同じ問題を含む、何故ならば各裂 開線は隣接したダイオード部位の間の距離の半分よりも僅かに小さいがいずれの 場合にもそれより大きくない距離だけ最も端のダイオード部位から離間され、配 列チップが端と端を接して取付けられ、配列組立体のダイオード部位の全てが均 一に離間されることを可能にしなければならないからである。最も端のダイオー ド部位に隣接した中央連結チャネル60の縁58から外方へ一様なテーバを付け るよりはむしろ、連結チャネル62の両端におけるけがきチャネル64の縁はけ かきされた裂開溝56の場所に対し平行である。先に検討した実施例とのこの相 違はけかきチャネルの特別のプロファイルが重要ではないことを示しており、必 要な考察は裂開溝をけがきする過程でけがき工具かけかきチャネルの縁に遭遇す るのを妨げるために充分な隙間が設けられることと、溝に隣接したけかきチャネ ルの幅広くされた部分に沿うけがきチャネルの縁が対応するダイオード部位の方 へその部位を危険にさらすに充分遠くまで延びないこととである。
本発明はLED配列チップを作ることに関連して説明されたが、本発明はダイオ ード部位が発光部位であるよりはむしろ光検知部位であるダイオード配列チップ に等しく適用することができる。
本発明は例示的な好適な実施例と関連して説明されたが、変更及び修正が次の請 求の範囲によって規定される本発明の精神及び範囲内で可能である。
国際調査報告 。rT/I+。。。/I’ll;+1゜。
1−噌。曖−^^−,,N@PCT/US90106490国際調査報告

Claims (10)

    【特許請求の範囲】
  1. 1.複数個のダイオード配列領域を有するウェーハに形成された個々のダイオー ド配列を分離するための方法であって、ダイオード配列領域のそれぞれはその両 側の間に延在する中央横列の均一に離間したダイオード部位を含み、前記領域は 前記ウェーハ上で多数の横列及び縦列に配置され、前記ウェーハは前記ダイオー ド部位を含むエピタキシャル層と該エピタキシャル層の上に横たわる少なくとも 1つの追加の層とを設けた基体を含む方法において、隣接した配列領域の対面す る端の間で前記配列領域の縦列を分離する裂開線に沿って前記追加の層を通して 前記エピタキシャル層を露出するけがきチャネルを前記ウェーハに設け、前記裂 開線のそれぞれは前記横列に沿うダイオード部位の間の距離の半分よりも大きく ない距離だけ隣接したダイオード領域の最も端のダイオード部位から離間されて おり、前記けがきチャネルのそれぞれは横列の配列領域の1つの縁から該配列領 域の中央の方へ延在するが前記ダイオード部位の手前で終端しており、前記チャ ネルは前記ダイオード部位まで延びたならばその最も端の部位を侵食する幅を有 することと、隣接した対のダイオード配列領域の対面する端の間で対応するけが きチャネル内で裂開線に沿って裂開溝をけがき、該溝が対応するダイオード部位 の手前で終端していることと、前記溝の両側で前記隣接した配列領域を分離して 前記ウェーハを対応する裂開線に沿って破断することとからなるステップを特徴 とする方法。
  2. 2.隣接した配列領域をその隣接した横列の間で分離するステップを含む請求項 1に記載された方法。
  3. 3.前記横列の配列領域を分離する線に沿って前記ウェーハをのこ引きすること によって、前記隣接した配列領域はその隣接した横列の間で分離される請求項2 に記載された方法。
  4. 4.前記横列の領域配列を分離する線に沿って前記ウェーハをけがき且つ裂開す ることによって、前記隣接した配列領域はその隣接した横列の間で分離される請 求項2に記載された方法。
  5. 5.前記けがきチャネルはそれらのほぼ全長にわたって均一な幅を有する請求項 1に記載された方法。
  6. 6.前記けがきチャネルのそれぞれの幅は前記ダイオード部位の方へ内方へテー パを付けられている請求項1に記載された方法。
  7. 7.前記けがきチャネルは隣接した配列領域の最も端のダイオード部位の間に延 びる連結チャネルによって結合されている請求項1に記載された方法。
  8. 8.2つの同一直線状の中央で離間した裂開溝が対のダイオード配列領域の対面 する端の間で対応するけがきチャネル内で前記裂開線に沿ってけがきされている 請求項1に記載された方法。
  9. 9.複数個のダイオード配列領域(10、52)を有するダイオード配列製作ウ ェーハ(20)であって、該ダイオード配列領域のそれぞれはその両端の間に延 在する均一に離間したダイオード部位(12、47)の中央線を含み、前記領域 は前記ウェーハ上に多数の横列及び縦列に配置され、前記ウェーハは前記ダイオ ード部位を含むエピタキシャル層(24)と該エピタキシャル層の上に横たわる 少なくとも1つの追加の層(30、34)とを設けた基体(22)を含むダイオ ード配列製作ウェーハにおいて、隣接した配列領域の対面する端の間で前記縦列 の配列領域を分離する裂開線に沿って前記追加の層を通して前記エピタキシャル 層を露出するけがきチャネルを含み、前記裂開線のそれぞれは前記横列に沿った ダイオード部位の間の距離の半分よりも大きくない距離だけ隣接したダイオード 配列領域の最も端のダイオード部位から離間されており、前記けがきチャネルは 横列の配列領域の緑から延在するが、前記ダイオード部位の手前で終端し、前記 チャネルは前記ダイオード部位まで延びたならば隣接した配列領域の最も端の部 位を侵食する幅を有することを特徴とするダイオード配列製作ウェーハ。
  10. 10.ダイオード配列チップであって、該チップの両端の間に延在する中央横列 の均一に離間したダイオード部位(12、47)を有し、前記チップは前記ダイ オード部位を含むエピタキシャル層(24)と該エピタキシャル層の上に横たわ る少なくとも1つの層(30、34)とを備えた基体(22)を含み、前記チッ プの前記端は前記横列に沿って隣接したダイオード部位を分離する距離の二分の 一よりも大きくない寸法だけ対応する最も端のダイオード部位から離間されてい るダイオード配列チップにおいて、前記追加の層は前記基体から前記チップの各 端の少なくとも一部分に沿って除去され、前記チップの隣接した端から対応した 最も端のダイオード部位を分離する距離と少なくともほぼ同じ位の幅の区域を有 する前記エピタキシャル層の露出されたストリップを提供することを特徴とする ダイオード配列チップ。
JP3500815A 1989-11-21 1990-11-14 ダイオード配列の裂開の改良 Withdrawn JPH04503285A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US439,920 1989-11-21
US07/439,920 US4997793A (en) 1989-11-21 1989-11-21 Method of improving cleaving of diode arrays

Publications (1)

Publication Number Publication Date
JPH04503285A true JPH04503285A (ja) 1992-06-11

Family

ID=23746689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3500815A Withdrawn JPH04503285A (ja) 1989-11-21 1990-11-14 ダイオード配列の裂開の改良

Country Status (5)

Country Link
US (1) US4997793A (ja)
EP (1) EP0457876B1 (ja)
JP (1) JPH04503285A (ja)
DE (1) DE69029936T2 (ja)
WO (1) WO1991008592A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972729A (en) * 1997-04-11 1999-10-26 Oki Electric Industry Co., Ltd. Method of manufacturing light-receiving/emitting diode array chip

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053836A (en) * 1989-11-21 1991-10-01 Eastman Kodak Company Cleaving of diode arrays with scribing channels
US5426058A (en) * 1991-07-12 1995-06-20 Sharp Kabushiki Kaisha Method of manufacturing solid-state imaging device
JP3310326B2 (ja) * 1992-04-16 2002-08-05 株式会社半導体エネルギー研究所 光電変換装置の作製方法
US5521125A (en) * 1994-10-28 1996-05-28 Xerox Corporation Precision dicing of silicon chips from a wafer
US5629233A (en) * 1996-04-04 1997-05-13 Lucent Technologies Inc. Method of making III/V semiconductor lasers
WO2007074688A1 (ja) * 2005-12-26 2007-07-05 Matsushita Electric Industrial Co., Ltd. 窒化化合物半導体素子およびその製造方法
US20110048517A1 (en) * 2009-06-09 2011-03-03 International Business Machines Corporation Multijunction Photovoltaic Cell Fabrication
US8703521B2 (en) * 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US8633097B2 (en) * 2009-06-09 2014-01-21 International Business Machines Corporation Single-junction photovoltaic cell
EP2622635B1 (en) 2010-09-29 2018-09-05 Nexperia B.V. Singulation of ic packages

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1652512B2 (de) * 1967-05-29 1976-08-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleiterbauelementen
DE2730130C2 (de) * 1976-09-14 1987-11-12 Mitsubishi Denki K.K., Tokyo Verfahren zum Herstellen von Halbleiterbauelementen
GB1599521A (en) * 1977-01-20 1981-10-07 Wharton Engs Elstree Ltd Winches
US4237601A (en) * 1978-10-13 1980-12-09 Exxon Research & Engineering Co. Method of cleaving semiconductor diode laser wafers
JPS5572055A (en) * 1978-11-27 1980-05-30 Nec Corp Preparation of semiconductor device
JPS56103447A (en) * 1980-01-22 1981-08-18 Toshiba Corp Dicing method of semiconductor wafer
US4355457A (en) * 1980-10-29 1982-10-26 Rca Corporation Method of forming a mesa in a semiconductor device with subsequent separation into individual devices
JPS60154639A (ja) * 1984-01-25 1985-08-14 Hitachi Ltd ダイシング方法及び装置
US4605944A (en) * 1984-09-11 1986-08-12 Sanyo Electric Co., Ltd. LED array device for printer
US4900283A (en) * 1984-11-26 1990-02-13 Kentek Information Systems, Inc. Method for arranging chips each having an array of semiconductor light emitting elements
US4604161A (en) * 1985-05-02 1986-08-05 Xerox Corporation Method of fabricating image sensor arrays
US4668333A (en) * 1985-12-13 1987-05-26 Xerox Corporation Image sensor array for assembly with like arrays to form a longer array
JPS6392026A (ja) * 1986-10-06 1988-04-22 Mitsubishi Electric Corp 半導体装置
US4729971A (en) * 1987-03-31 1988-03-08 Microwave Semiconductor Corporation Semiconductor wafer dicing techniques
US4814296A (en) * 1987-08-28 1989-03-21 Xerox Corporation Method of fabricating image sensor dies for use in assembling arrays
DE3731312C2 (de) * 1987-09-17 1997-02-13 Siemens Ag Verfahren zum Vereinzeln von monolithisch hergestellten Laserdioden
US4810557A (en) * 1988-03-03 1989-03-07 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making an article comprising a tandem groove, and article produced by the method
US4822755A (en) * 1988-04-25 1989-04-18 Xerox Corporation Method of fabricating large area semiconductor arrays
US4878992A (en) * 1988-11-25 1989-11-07 Xerox Corporation Method of fabricating thermal ink jet printheads

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972729A (en) * 1997-04-11 1999-10-26 Oki Electric Industry Co., Ltd. Method of manufacturing light-receiving/emitting diode array chip

Also Published As

Publication number Publication date
DE69029936T2 (de) 1997-08-28
EP0457876A1 (en) 1991-11-27
EP0457876B1 (en) 1997-02-12
DE69029936D1 (de) 1997-03-27
WO1991008592A1 (en) 1991-06-13
US4997793A (en) 1991-03-05

Similar Documents

Publication Publication Date Title
JPH04503285A (ja) ダイオード配列の裂開の改良
US5418190A (en) Method of fabrication for electro-optical devices
US4306351A (en) Method for producing a semiconductor laser element
US5521125A (en) Precision dicing of silicon chips from a wafer
JPH0834197B2 (ja) 長い走査アレーに使用する撮影素子チップを製造する方法
JPH0611071B2 (ja) 化合物半導体基板の分割方法
EP0454837B1 (en) Separation of diode array chips during fabrication thereof
US5053836A (en) Cleaving of diode arrays with scribing channels
JPH09323300A (ja) 基板分割方法
EP0871226A2 (en) Method of manufacturing light-receiving/emitting diode array chip
JPS60144985A (ja) 半導体発光素子の製造方法
JPH0983081A (ja) 半導体レーザ素子の製造方法
JPS6164176A (ja) 発光ダイオ−ドの分割方法
JPH1083974A (ja) 半導体基板の分割方法
JP4186581B2 (ja) 半導体レーザ素子の製造方法
JPH0685319A (ja) 発光ダイオードアレイチップの製造方法
JPS60123086A (ja) 半導体レ−ザの製造方法
JP2703232B2 (ja) 発光ダイオードアレイ及びその製造法
JPH09270528A (ja) 発光ダイオード素子及びその製造方法
JPH01195068A (ja) 光プリントヘッド
JPH06242041A (ja) ニオイセンサ
JPH06268060A (ja) 半導体装置の製造方法
JPS6237901B2 (ja)
JPS6249998B2 (ja)
JPS61113256A (ja) 化合物半導体の分割方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees