JPS6392026A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6392026A JPS6392026A JP23746086A JP23746086A JPS6392026A JP S6392026 A JPS6392026 A JP S6392026A JP 23746086 A JP23746086 A JP 23746086A JP 23746086 A JP23746086 A JP 23746086A JP S6392026 A JPS6392026 A JP S6392026A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- yield
- chip
- wafer
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000000926 separation method Methods 0.000 claims description 10
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 claims description 4
- 235000002906 tartaric acid Nutrition 0.000 claims description 4
- 239000011975 tartaric acid Substances 0.000 claims description 4
- 239000007864 aqueous solution Substances 0.000 claims description 3
- 239000000243 solution Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 abstract description 25
- 239000000758 substrate Substances 0.000 abstract description 8
- 238000003776 cleavage reaction Methods 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- 230000007017 scission Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体ウェーハの素子形成面側に交差させ
て設けたチップ分難予定線に沿って断面がＶ字状の溝を
形成した半導体装置に関するものである。
て設けたチップ分難予定線に沿って断面がＶ字状の溝を
形成した半導体装置に関するものである。
第４図は半導体装置の従来例を示す。図において、１は
ウェーハプロセスを完了した半導体ウェーハ、２はチッ
プ分離前の半導体レーザダイオード、３は厚さが約１０
０μの（１００）面半導体基板、４はこの基板３上に成
長させたエピタキシャル層、５はこのエピタキシャル層
４の上に形成した電極、６はエピタキシャル層４に形成
した断面Ｖ字状のチップ分割位置決め用溝、７は航記チ
ップ分割位置決め用溝６と直交させて基板３の裏面に形
成した襞間位置決め用溝、８．９はチップ分離に際して
押圧する方向を示す矢符である。
ウェーハプロセスを完了した半導体ウェーハ、２はチッ
プ分離前の半導体レーザダイオード、３は厚さが約１０
０μの（１００）面半導体基板、４はこの基板３上に成
長させたエピタキシャル層、５はこのエピタキシャル層
４の上に形成した電極、６はエピタキシャル層４に形成
した断面Ｖ字状のチップ分割位置決め用溝、７は航記チ
ップ分割位置決め用溝６と直交させて基板３の裏面に形
成した襞間位置決め用溝、８．９はチップ分離に際して
押圧する方向を示す矢符である。
従来の半導体装置は、先端が鋭くなりだ治工具、例えば
、メスを第４図に示す矢符８の方向に押圧すると、半導
体基板３の裏面に引っばり応力が生じ、リラ開が断面Ｖ
字状の５！開位置決め用溝７の先端から開始される。
同様に、第４図おける矢符６の方向にメスを押圧すると
、断面Ｖ字状のチップ分割位置決め用溝６の先端から襞
間が開始される。
、メスを第４図に示す矢符８の方向に押圧すると、半導
体基板３の裏面に引っばり応力が生じ、リラ開が断面Ｖ
字状の５！開位置決め用溝７の先端から開始される。
同様に、第４図おける矢符６の方向にメスを押圧すると
、断面Ｖ字状のチップ分割位置決め用溝６の先端から襞
間が開始される。
第５図に半導体ウェーハ１から分離して得られる半導体
レーザチップ２を示す。表面の面方位が（１００）であ
るから、端面１０の面方位は（１１０）、端面１１の面
方位は（０〒０）である。また、レーザ光１２は襞間面
から射出される。
レーザチップ２を示す。表面の面方位が（１００）であ
るから、端面１０の面方位は（１１０）、端面１１の面
方位は（０〒０）である。また、レーザ光１２は襞間面
から射出される。
従来の半導体装置は、厚さ約１００μｍの基板３表面に
成長させたエピタキシャル層４に形成した断面Ｖ字状の
チップ分割位置決め用溝６に直交させて基板３の裏面に
幕開位置決め用溝７を形成する構成にり、なから、幕開
位置決め用溝７をウェットエツチング処理する際に、基
板３が割れやすく、また、基＠３は第４図に示す矢符８
の方向に押圧すると、断面がＶ字状の５′ｇ開位置決め
用溝７の先端に応力集中が生じ、このＶ字状の満７の先
端から襞間が起こるが、基板表面の襞間位置が一定しな
いため、チップ歩留まり、すなわち、１枚のウェーハか
ら取り得る最大のチップ数に対する良品のチップ数の割
合と、ウェーハ歩留まり、すなわち、ウェーハプロセス
に投入されたウェーハの枚数に対する、プロセス終了時
のウェーハの枚数の割合が低いという問題点があった。
成長させたエピタキシャル層４に形成した断面Ｖ字状の
チップ分割位置決め用溝６に直交させて基板３の裏面に
幕開位置決め用溝７を形成する構成にり、なから、幕開
位置決め用溝７をウェットエツチング処理する際に、基
板３が割れやすく、また、基＠３は第４図に示す矢符８
の方向に押圧すると、断面がＶ字状の５′ｇ開位置決め
用溝７の先端に応力集中が生じ、このＶ字状の満７の先
端から襞間が起こるが、基板表面の襞間位置が一定しな
いため、チップ歩留まり、すなわち、１枚のウェーハか
ら取り得る最大のチップ数に対する良品のチップ数の割
合と、ウェーハ歩留まり、すなわち、ウェーハプロセス
に投入されたウェーハの枚数に対する、プロセス終了時
のウェーハの枚数の割合が低いという問題点があった。
この発明は、チップ歩留まりとウェーハ歩留まりとを向
上させた半導体装置を得ることを目的とする。
上させた半導体装置を得ることを目的とする。
この発明に係る半導体装置は、半導体ウェーハの素子形
成面側に交差させて設けたチップ分離予定線に沿ってエ
ツチングにより断面がＶ字状の溝を形成したものである
。
成面側に交差させて設けたチップ分離予定線に沿ってエ
ツチングにより断面がＶ字状の溝を形成したものである
。
この発明における半導体装置は、半導体ウェーハの素子
形成面側に交差させて設けたチップ分離予定線に沿って
断面Ｖ字状の溝を形成したから、前記溝を素子形成面と
反対側から押圧すると、溝の先端から襞間し、襞間端面
は常に一定する。
形成面側に交差させて設けたチップ分離予定線に沿って
断面Ｖ字状の溝を形成したから、前記溝を素子形成面と
反対側から押圧すると、溝の先端から襞間し、襞間端面
は常に一定する。
第１図はこの発明の一実施例を示す。図において、２〜
６は第４図と同一部分を示す。１３はレーザ光１２の発
光点を除き、前記チップ位置決め用溝６と直交させて基
板３の素子形成面側にチップ分離予定線２に沿って設け
た断面がＶ字状の幕開位置決め用溝で、重量比５０！ｌ
ｉの酒石酸水溶液と重に比３０’Ｊの過酸化水素水とよ
りなり、前記酒石酸水溶液と過酸化水素水との容量比が
１２以上であるエツチング液によりエツチングして形成
される。１４はチップ分離に際して押圧する方向を示す
矢符である。
６は第４図と同一部分を示す。１３はレーザ光１２の発
光点を除き、前記チップ位置決め用溝６と直交させて基
板３の素子形成面側にチップ分離予定線２に沿って設け
た断面がＶ字状の幕開位置決め用溝で、重量比５０！ｌ
ｉの酒石酸水溶液と重に比３０’Ｊの過酸化水素水とよ
りなり、前記酒石酸水溶液と過酸化水素水との容量比が
１２以上であるエツチング液によりエツチングして形成
される。１４はチップ分離に際して押圧する方向を示す
矢符である。
この実施例の半導体装置は、上記のように構成したから
、幕開位置決め用７＋？ｉ １３を第１図に示す矢符１
４の方向から押圧すると、満１３の先端に応力集中が生
じ、５ヲ開が溝の先端から開始されるとともに、発光点
も常にチップ分離予定線ｌに沿って襞間される。
、幕開位置決め用７＋？ｉ １３を第１図に示す矢符１
４の方向から押圧すると、満１３の先端に応力集中が生
じ、５ヲ開が溝の先端から開始されるとともに、発光点
も常にチップ分離予定線ｌに沿って襞間される。
第３図はこの発明の他の実施例を示す。これは、交差さ
せた分離予定線（図示せず）に沿って断面Ｖ字状の溝２
０を連続的に形成した例で、前記実施例と本質的に同様
の効果を奏することがてきる。
せた分離予定線（図示せず）に沿って断面Ｖ字状の溝２
０を連続的に形成した例で、前記実施例と本質的に同様
の効果を奏することがてきる。
以上のように、この発明によりば、半導体ウェーハの素
子形成面側にチップ分離予定線に沿って断面Ｖ字状の溝
を形成したから、この溝を素子形成面と反対側から押圧
すると、溝の先端から襞間して襞間端面は常に一定し、
チップ歩留まりとウェーハ歩Ｗ！まりとを向上させるこ
とができるという効果がある。
子形成面側にチップ分離予定線に沿って断面Ｖ字状の溝
を形成したから、この溝を素子形成面と反対側から押圧
すると、溝の先端から襞間して襞間端面は常に一定し、
チップ歩留まりとウェーハ歩Ｗ！まりとを向上させるこ
とができるという効果がある。
第１図はこの発明の一実り’ｔｓ例を示す要部斜視図、
第２図は第１図に示す半導体ウェーハから分離された゛
ト導体レーザダイオードチップの斜視図、第３図はこの
発明の他の例を示す要部斜視図、第４しＩは半導体装置
の従来例を示す要部斜視図、第５図は第４図に示す半導
体ウェーハがら分離された半導体レーザダイオードチッ
プの斜視図である。 図において、１は半導体ウェーハ、６はチップ分割位置
決め用溝、１３は幕開位置決め用溝、ｌはチップ分ｔｙ
一定線である。 ３１５１図 第２図 第 ３ 因 第４図
第２図は第１図に示す半導体ウェーハから分離された゛
ト導体レーザダイオードチップの斜視図、第３図はこの
発明の他の例を示す要部斜視図、第４しＩは半導体装置
の従来例を示す要部斜視図、第５図は第４図に示す半導
体ウェーハがら分離された半導体レーザダイオードチッ
プの斜視図である。 図において、１は半導体ウェーハ、６はチップ分割位置
決め用溝、１３は幕開位置決め用溝、ｌはチップ分ｔｙ
一定線である。 ３１５１図 第２図 第 ３ 因 第４図
Claims (2)
- （１）半導体ウェーハの素子形成面側に交差させたチッ
プ分離予定線に沿って断面がＶ字状の溝をエッチングで
形成したことを特徴とする半導体装置。 - （２）前記エッチングは、重量比５０％の酒石酸水溶液
と重量比３０％の過酸化水素水とよりなり、前記酒石酸
水溶液と過酸化水素水との容量比が１２以上であるエッ
チング液で行なうことを特徴とする特許請求の範囲第１
項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23746086A JPS6392026A (ja) | 1986-10-06 | 1986-10-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23746086A JPS6392026A (ja) | 1986-10-06 | 1986-10-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6392026A true JPS6392026A (ja) | 1988-04-22 |
Family
ID=17015665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23746086A Pending JPS6392026A (ja) | 1986-10-06 | 1986-10-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6392026A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4997792A (en) * | 1989-11-21 | 1991-03-05 | Eastman Kodak Company | Method for separation of diode array chips during fabrication thereof |
| US4997793A (en) * | 1989-11-21 | 1991-03-05 | Eastman Kodak Company | Method of improving cleaving of diode arrays |
| US5053836A (en) * | 1989-11-21 | 1991-10-01 | Eastman Kodak Company | Cleaving of diode arrays with scribing channels |
-
1986
- 1986-10-06 JP JP23746086A patent/JPS6392026A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4997792A (en) * | 1989-11-21 | 1991-03-05 | Eastman Kodak Company | Method for separation of diode array chips during fabrication thereof |
| US4997793A (en) * | 1989-11-21 | 1991-03-05 | Eastman Kodak Company | Method of improving cleaving of diode arrays |
| US5053836A (en) * | 1989-11-21 | 1991-10-01 | Eastman Kodak Company | Cleaving of diode arrays with scribing channels |
| US5300806A (en) * | 1989-11-21 | 1994-04-05 | Eastman Kodak Company | Separation of diode array chips during fabrication thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5882988A (en) | Semiconductor chip-making without scribing | |
| US4236296A (en) | Etch method of cleaving semiconductor diode laser wafers | |
| US4758532A (en) | Method for making a heterostructure semiconductor laser device by pressure cleaving of a cantilever structure | |
| US11393945B2 (en) | Optical semiconductor device and method for manufacturing optical semiconductor device | |
| JPS6392026A (ja) | 半導体装置 | |
| US5976904A (en) | Method of manufacturing semiconductor device | |
| JPS63261851A (ja) | 半導体素子の製造方法 | |
| US8889445B2 (en) | Method for manufacturing semiconductor optical device and semiconductor optical device | |
| JPH09171979A (ja) | チップ間隔を狭小化するためのトレンチスクライビング線 | |
| JPH0983081A (ja) | 半導体レーザ素子の製造方法 | |
| JP2003086900A (ja) | 半導体レーザ装置、半導体レーザ装置の製造方法 | |
| JP3660570B2 (ja) | 結晶性基板の劈開方法 | |
| JPH08111563A (ja) | 半導体レーザーの作製方法及びチップ | |
| JPH02132844A (ja) | 化合物半導体ウェハの分割方法 | |
| JPS6164176A (ja) | 発光ダイオ−ドの分割方法 | |
| US20080175290A1 (en) | Semiconductor device and method for fabricating the same | |
| JPS62296579A (ja) | 半導体基体の劈開方法 | |
| JPS60137038A (ja) | 半導体ウエ−ハのへき開方法 | |
| JPS60231379A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS594188A (ja) | 光半導体素子の製造方法 | |
| JPH08213348A (ja) | 結晶ウエハの分割方法 | |
| US20230382098A1 (en) | Dicing and Partial Dicing Release of Lithographed Device | |
| JPH11138494A (ja) | マイクロナイフ及びその製造方法 | |
| JPS588141B2 (ja) | ３−５族化合物半導体チップの切出し方法 | |
| JPS61212086A (ja) | 半導体発光装置の製造方法 |