JPH0446406A - ディレイライン - Google Patents
ディレイラインInfo
- Publication number
- JPH0446406A JPH0446406A JP2156289A JP15628990A JPH0446406A JP H0446406 A JPH0446406 A JP H0446406A JP 2156289 A JP2156289 A JP 2156289A JP 15628990 A JP15628990 A JP 15628990A JP H0446406 A JPH0446406 A JP H0446406A
- Authority
- JP
- Japan
- Prior art keywords
- delay time
- time adjustment
- conductor
- capacitance
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 42
- 238000009966 trimming Methods 0.000 abstract description 5
- 230000002035 prolonged effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P9/00—Delay lines of the waveguide type
- H01P9/006—Meander lines
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
崖ｍ冴廻１生野
本発明は、コンピュータや計測器等において信号伝達を
遅延させるために用いるデイレイラインに関し、詳しく
はディレィタイムの調整が可能なデイレイラインに関す
る。
遅延させるために用いるデイレイラインに関し、詳しく
はディレィタイムの調整が可能なデイレイラインに関す
る。
丈来皇伎五
デイレイラインの１つに、分布定数型のものがある。こ
のデイレイラインにおいては、第８図に示す如く、誘電
体基板３０の表面にス） ＩＪフプ導体３１が形成され
、また裏面に図示しない接地導体が形成された、所謂マ
イクロストリップを用いており、上記ストリップ導体３
１の長さによって、入・出力用リード端子３２．３３と
の間のディレィタイムが決まる。このため、ディレィタ
イムによっては、図示の如く、蛇行させであるストリッ
プ導体３１の途中に中間タップ用リード端子３４を設け
、このリード端子３４を例えば出力端子として用いるこ
とにより、ディレィタイムを変更するようにしている。
のデイレイラインにおいては、第８図に示す如く、誘電
体基板３０の表面にス） ＩＪフプ導体３１が形成され
、また裏面に図示しない接地導体が形成された、所謂マ
イクロストリップを用いており、上記ストリップ導体３
１の長さによって、入・出力用リード端子３２．３３と
の間のディレィタイムが決まる。このため、ディレィタ
イムによっては、図示の如く、蛇行させであるストリッ
プ導体３１の途中に中間タップ用リード端子３４を設け
、このリード端子３４を例えば出力端子として用いるこ
とにより、ディレィタイムを変更するようにしている。
なお、リード端子３４は、ストリップ導体３１への接続
位置を変え得るようになっていて、その位置変更によっ
てもディレィタイムを調整できる。
位置を変え得るようになっていて、その位置変更によっ
てもディレィタイムを調整できる。
発日が”しようとする量
しかしながら、上記デイレイラインの場合、ディレィタ
イムによって入出力端子の位置が異なるので、プリント
基板等へ実装した後はディレィタイムの調整が不可能で
あった。また、３つあるリード端子の１つは不使用状態
となり、その使用しないリード端子が容量を形成したり
、或いはスタブとして働いて信号の反射が起こったりす
る不具合があり、更には、中間タップ用のリード端子３
４は、第８図に示す如くストリップ導体３１が蛇行した
状態に形成されている場合、図示した下側の湾曲部Ａに
しか接続できず、よって連続的なディレィタイムの調整
を行えないという問題があった。
イムによって入出力端子の位置が異なるので、プリント
基板等へ実装した後はディレィタイムの調整が不可能で
あった。また、３つあるリード端子の１つは不使用状態
となり、その使用しないリード端子が容量を形成したり
、或いはスタブとして働いて信号の反射が起こったりす
る不具合があり、更には、中間タップ用のリード端子３
４は、第８図に示す如くストリップ導体３１が蛇行した
状態に形成されている場合、図示した下側の湾曲部Ａに
しか接続できず、よって連続的なディレィタイムの調整
を行えないという問題があった。
本発明はかかる課題を解決すべくなされたものであり、
実装後であってもディレィタイムの調整を行い得、しか
も不要な容量や信号の反射が起こらず、しかも連続的に
ディレィタイムの調整が可能なデイレイラインを提供す
ることを目的とする。
実装後であってもディレィタイムの調整を行い得、しか
も不要な容量や信号の反射が起こらず、しかも連続的に
ディレィタイムの調整が可能なデイレイラインを提供す
ることを目的とする。
課月玉邂訣するためμｍ丑
本発明に係るデイレイラインは、誘電体層を挟んで片面
に接地導体が、他の片面ムこストリップ導体が形成され
、前記接地導体との間で容量をもつ状態でディレィタイ
ム調整用電極が形成されていると共に、前記ストリップ
導体の入力端子及び／又は出力端子ムこ前記ディレィタ
イム調整用電極が接続されていることを特徴とする。
に接地導体が、他の片面ムこストリップ導体が形成され
、前記接地導体との間で容量をもつ状態でディレィタイ
ム調整用電極が形成されていると共に、前記ストリップ
導体の入力端子及び／又は出力端子ムこ前記ディレィタ
イム調整用電極が接続されていることを特徴とする。
また、前記ディレィタイム調整用電極としては、接地導
体の上に第２の誘電体層を間に挟んだ状態で形成しても
よく、或いは接地導体の一部を切欠いた部分に接地導体
とは離隔した状態で形成してもよい。
体の上に第２の誘電体層を間に挟んだ状態で形成しても
よく、或いは接地導体の一部を切欠いた部分に接地導体
とは離隔した状態で形成してもよい。
作−ｍｍ−
本発明にあっては、接地導体との間で容量をもつディレ
ィタイム調整用電極の面積を、トリミングして変えると
、容量が変化して特性インピーダンスが変わり、これに
よりディレィタイムが調整される。
ィタイム調整用電極の面積を、トリミングして変えると
、容量が変化して特性インピーダンスが変わり、これに
よりディレィタイムが調整される。
実−施一−」
第１図は本発明に係るデイレイラインを示す分解斜視図
、第２図はそれを一体化した状態を示す斜視図である。
、第２図はそれを一体化した状態を示す斜視図である。
このデイレイラインは、第１図に示す４枚の誘電体層１
〜４を積層してなる積層体１０の側面と上下面部分に、
入力端子１１、出力端子１２及び２つのアース用端子１
３．１４が形成された構成となっており、焼成されてい
る。
〜４を積層してなる積層体１０の側面と上下面部分に、
入力端子１１、出力端子１２及び２つのアース用端子１
３．１４が形成された構成となっており、焼成されてい
る。
具体的には、焼成されると前記誘電体層となるそのまま
の状態のグリーンシート１を最上層とし、その丁番二以
下の順で、上面に接地導体５が形成されたグリーンシー
ト２と、上面に蛇行状態にストリップ導体６が形成され
たグリーンシート３と、上面に接地導体７が形成された
グリーンシート４とが、積層された積層体１ｏの４箇所
の側面及びこれに繋がる上下面部分に、上記各端子１１
〜１４が印刷等により形成されたものを同時焼成して作
成されている。そして、上記グリーンシート１〜４は１
、焼成されると一体化する。なお、各端子１１〜１４は
焼成した後に形成してもよい。
の状態のグリーンシート１を最上層とし、その丁番二以
下の順で、上面に接地導体５が形成されたグリーンシー
ト２と、上面に蛇行状態にストリップ導体６が形成され
たグリーンシート３と、上面に接地導体７が形成された
グリーンシート４とが、積層された積層体１ｏの４箇所
の側面及びこれに繋がる上下面部分に、上記各端子１１
〜１４が印刷等により形成されたものを同時焼成して作
成されている。そして、上記グリーンシート１〜４は１
、焼成されると一体化する。なお、各端子１１〜１４は
焼成した後に形成してもよい。
前記２つの接地導体５．７夫々には、２つの接続片５ａ
、５ｂ、７ａ、７ｂが形成され、これら接続片が前記ア
ース用端子１３．１４と接続されていて、接地導体５．
７は夫々アースとして機能する。
、５ｂ、７ａ、７ｂが形成され、これら接続片が前記ア
ース用端子１３．１４と接続されていて、接地導体５．
７は夫々アースとして機能する。
これら接地導体５，７にて挟まれたスト・リップ導体６
は、両端部を積層体１０の側面に延出させて入・出力端
子１１．１２と接続させである。Ｌ記入・出力端子１１
．１２は、上側にある接地導体５と対向する部分を広く
形成して、その対向部分をディレィタイム調整用電極１
１ａ、１２ａとなしてあり、ディレィタイム調整用電極
１１ａ１２ａと接地導体５との間では、第３図（第２図
のｎ＞ｍ線ζこよる断面図）Ｌ二示す如く、両者間ムこ
誘電体層１が存在するので容量Ｃを形成する。したがっ
て、上記ディレィタイム調整用電極１１ａ。
は、両端部を積層体１０の側面に延出させて入・出力端
子１１．１２と接続させである。Ｌ記入・出力端子１１
．１２は、上側にある接地導体５と対向する部分を広く
形成して、その対向部分をディレィタイム調整用電極１
１ａ、１２ａとなしてあり、ディレィタイム調整用電極
１１ａ１２ａと接地導体５との間では、第３図（第２図
のｎ＞ｍ線ζこよる断面図）Ｌ二示す如く、両者間ムこ
誘電体層１が存在するので容量Ｃを形成する。したがっ
て、上記ディレィタイム調整用電極１１ａ。
１２ａを、第４図６ニハノチングζごて示すように）・
リミングして落とすことにより、前記容量Ｃが減少しで
特性インピーダンスが大きくなり、ディレィタイムを短
くすることができる。
リミングして落とすことにより、前記容量Ｃが減少しで
特性インピーダンスが大きくなり、ディレィタイムを短
くすることができる。
逆に、ディレィタイムを長くさせる場合は、第５図に示
すように、上述したディレィタイム調整用電極１１ａ
（又は１２ａ）の近傍に、ダミー電極１１ｂ（又は１２
ｂ）を、例えば図示のように３ヶ設けておき、このダミ
ー電極１１ｂ（又は１２ｂ）とディレィタイム調整用電
極１１ａ （又は１２ａ）を導電性材料等を用いてハツ
チングにて示す如く接続させるとよい。これによりディ
レィタイム調整用電極１１ａ （又は１２ａ）は実質的
に面積が広くなる。よって、ディレィタイムを長くさせ
ることができる。そして、その長さは、導電性材料等に
よりダミー電極１１ｂ（又は１２ｂ）を接続させる数に
よっても変化させ得る。
すように、上述したディレィタイム調整用電極１１ａ
（又は１２ａ）の近傍に、ダミー電極１１ｂ（又は１２
ｂ）を、例えば図示のように３ヶ設けておき、このダミ
ー電極１１ｂ（又は１２ｂ）とディレィタイム調整用電
極１１ａ （又は１２ａ）を導電性材料等を用いてハツ
チングにて示す如く接続させるとよい。これによりディ
レィタイム調整用電極１１ａ （又は１２ａ）は実質的
に面積が広くなる。よって、ディレィタイムを長くさせ
ることができる。そして、その長さは、導電性材料等に
よりダミー電極１１ｂ（又は１２ｂ）を接続させる数に
よっても変化させ得る。
なお、上記実施例では、ディレィタイム調整用電極１１
ａ、１２ａを上側にだけ設けているが、この電極は上下
両側に設けても、或いは下側だけに設けるようにしても
よい。
ａ、１２ａを上側にだけ設けているが、この電極は上下
両側に設けても、或いは下側だけに設けるようにしても
よい。
また、上記実施例では入力端子と出力端子の両方にディ
レィタイム調整用電極を設けているが、その電極を入力
端又は出力側のどちらか一方の端子に設けてもよい。
レィタイム調整用電極を設けているが、その電極を入力
端又は出力側のどちらか一方の端子に設けてもよい。
第６図は、本発明の他の実施例を示す図であり、（ａ）
は正面図、（ｂ）は右側面図、（ｃ）は背面図を示す。
は正面図、（ｂ）は右側面図、（ｃ）は背面図を示す。
この図示例は、本発明をリード端子を用いる場合に適用
させたものである。誘電体基板からなる誘電体層２１の
表面にストリップ導体２２が形成され、ストリップ導体
２２の両端の広幅部２２ａ、２２ｂには誘電体層２１の
端部を挟むように入・出力用のリード端子２３．２４の
二叉部分が挿着されて一方の接続片２３ａ、２４ａが接
続されている。また、リード端子２３．２４の他方の接
続片２３ｂ、２４ｂは、誘電体層２１の裏面に形成した
ディレィタイム調整用電極２５゜２６に接続されており
、そのディレィタイム調整用電極２５．２６とは少し隙
間を開けてほぼ全面に接地電極２７が形成されている。
させたものである。誘電体基板からなる誘電体層２１の
表面にストリップ導体２２が形成され、ストリップ導体
２２の両端の広幅部２２ａ、２２ｂには誘電体層２１の
端部を挟むように入・出力用のリード端子２３．２４の
二叉部分が挿着されて一方の接続片２３ａ、２４ａが接
続されている。また、リード端子２３．２４の他方の接
続片２３ｂ、２４ｂは、誘電体層２１の裏面に形成した
ディレィタイム調整用電極２５゜２６に接続されており
、そのディレィタイム調整用電極２５．２６とは少し隙
間を開けてほぼ全面に接地電極２７が形成されている。
よって、接地電極２７とディレィタイム調整用電極２５
．２６との間には夫々容量Ｃが形成される。
．２６との間には夫々容量Ｃが形成される。
したがって、第７図に示すように、上記ディレィタイム
調整用電極２６ （又は２５）のハツチング部分をトリ
ミングして面積を少なくすると、容量Ｃが小さくなり特
性インピーダンスを大きくでき、ディレィタイムを短く
することができる。
調整用電極２６ （又は２５）のハツチング部分をトリ
ミングして面積を少なくすると、容量Ｃが小さくなり特
性インピーダンスを大きくでき、ディレィタイムを短く
することができる。
なお、この実施例においてもディレィタイム調整用電極
は、入力側と出力側に共に設けているが、片方だけに設
けるようにしてもよい。
は、入力側と出力側に共に設けているが、片方だけに設
けるようにしてもよい。
また、上述した第１図及び第６図に示す２つの実施例で
はストリップ導体が１本の場合を例に挙げているが、本
発明はストリップ導体を２本以上直列状態に接続してデ
ィレィタイムを長くした場合にも適用可能である。
はストリップ導体が１本の場合を例に挙げているが、本
発明はストリップ導体を２本以上直列状態に接続してデ
ィレィタイムを長くした場合にも適用可能である。
登里勿抜来
以上詳述した如く、本発明による場合には、接地導体と
の間で容量をもつディレィタイム調整用電極の面積を、
トリミングして変えることが可能であるので、これによ
りディレィタイムを長くしたり、短くすることができ、
また、ディレィタイム調整用電極が入力端子及び／又は
出力端子のところに形成されているので、従来性じたよ
うな不要な容量や信号の反射の発生を防止でき、更には
トリミングする面積を連続的に変えることが可能なので
、連続的なディレィタイムの調整も行うことができると
いう優れた効果を奏する。
の間で容量をもつディレィタイム調整用電極の面積を、
トリミングして変えることが可能であるので、これによ
りディレィタイムを長くしたり、短くすることができ、
また、ディレィタイム調整用電極が入力端子及び／又は
出力端子のところに形成されているので、従来性じたよ
うな不要な容量や信号の反射の発生を防止でき、更には
トリミングする面積を連続的に変えることが可能なので
、連続的なディレィタイムの調整も行うことができると
いう優れた効果を奏する。
第１図は、本発明に係るデイレイラインを示す分解斜視
図、第２図はそれを一体化した状態を示す斜視図、第３
図は第２図のｍ−ｍ線による断面図、第４図はディレィ
タイム調整用電極部分を示す図、第５図はディレィタイ
ムを長くさせる場合に使用するダミー電極を設けた状態
を示す図である。第６図は本発明の他の実施例を示す図
であり、（ａ）は正面図、（ｂ）は右側面図、（Ｃ）は
背面図である。第７図は第６図のデイレイラインにおけ
るディレィタイム調整用電極２５部分を示す図、第８図
は従来のデイレイラインを示す正面図である。 １〜４，２１・・・誘電体層、５，７．２７・・・接地
導体、６，２２・・・ストリップ導体、１１・・・入力
端子、１２−・・出力端子、ｌｌａ、１２ａ、２５．２
６・・・ディレィタイム調整用電極、 ２３゜ ４・・・入 出力用リード端子。
図、第２図はそれを一体化した状態を示す斜視図、第３
図は第２図のｍ−ｍ線による断面図、第４図はディレィ
タイム調整用電極部分を示す図、第５図はディレィタイ
ムを長くさせる場合に使用するダミー電極を設けた状態
を示す図である。第６図は本発明の他の実施例を示す図
であり、（ａ）は正面図、（ｂ）は右側面図、（Ｃ）は
背面図である。第７図は第６図のデイレイラインにおけ
るディレィタイム調整用電極２５部分を示す図、第８図
は従来のデイレイラインを示す正面図である。 １〜４，２１・・・誘電体層、５，７．２７・・・接地
導体、６，２２・・・ストリップ導体、１１・・・入力
端子、１２−・・出力端子、ｌｌａ、１２ａ、２５．２
６・・・ディレィタイム調整用電極、 ２３゜ ４・・・入 出力用リード端子。
Claims (3)
- （１）誘電体層を挟んで片面に接地導体が、他の片面に
ストリツプ導体が形成され、前記接地導体との間で容量
をもつ状態でディレイタイム調整用電極が形成されてい
ると共に、前記ストリップ導体の入力端子及び／又は出
力端子に前記ディレイタイム調整用電極が接続されてい
ることを特徴とするディレイライン。 - （２）前記ディレイタイム調整用電極が接地導体の上に
第２の誘電体層を間に挟んだ状態で形成されていること
を特徴とする請求項１記載のディレイライン。 - （３）前記ディレイタイム調整用電極が、接地導体の一
部を切欠いた部分に接地導体とは離隔した状態で形成さ
れていることを特徴とする請求項１記載のディレイライ
ン。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2156289A JPH0446406A (ja) | 1990-06-13 | 1990-06-13 | ディレイライン |
| US07/721,091 US5187455A (en) | 1990-06-13 | 1991-06-13 | Delay line device with adjustable time delay |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2156289A JPH0446406A (ja) | 1990-06-13 | 1990-06-13 | ディレイライン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0446406A true JPH0446406A (ja) | 1992-02-17 |
Family
ID=15624558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2156289A Pending JPH0446406A (ja) | 1990-06-13 | 1990-06-13 | ディレイライン |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5187455A (ja) |
| JP (1) | JPH0446406A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216689A (ja) * | 1993-01-19 | 1994-08-05 | Murata Mfg Co Ltd | ディレイライン |
| JPH08288462A (ja) * | 1995-04-14 | 1996-11-01 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH1022709A (ja) * | 1996-07-08 | 1998-01-23 | Murata Mfg Co Ltd | ディレイライン |
| US5917455A (en) | 1996-11-13 | 1999-06-29 | Allen Telecom Inc. | Electrically variable beam tilt antenna |
| US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US6049262A (en) * | 1997-08-28 | 2000-04-11 | Emc Technology Llc | Surface mountable transmission line device |
| JP3744249B2 (ja) * | 1999-03-29 | 2006-02-08 | 株式会社村田製作所 | 送信出力制御装置及びそれを用いた無線機器 |
| JP3402258B2 (ja) * | 1999-06-01 | 2003-05-06 | 株式会社村田製作所 | ディレイライン |
| US7116956B2 (en) * | 2001-02-16 | 2006-10-03 | Cubic Corporation | Power oscillator for control of waveshape and amplitude |
| AU2002306518B2 (en) * | 2001-02-16 | 2006-10-26 | Thomas Busch-Sorensen | Power oscillator for control of waveshape and amplitude |
| US6522222B1 (en) * | 2001-06-26 | 2003-02-18 | Yuriy Nikitich Pchelnikov | Electromagnetic delay line with improved impedance conductor configuration |
| GB2398170A (en) * | 2003-02-04 | 2004-08-11 | Vladimir Stoiljkovic | Surface mount antenna with metal clips |
| US7630188B2 (en) | 2005-03-01 | 2009-12-08 | X2Y Attenuators, Llc | Conditioner with coplanar conductors |
| US7332983B2 (en) * | 2005-10-31 | 2008-02-19 | Hewlett-Packard Development Company, L.P. | Tunable delay line using selectively connected grounding means |
| WO2022217427A1 (en) * | 2021-04-12 | 2022-10-20 | Telefonaktiebolaget Lm Ericsson (Publ) | Signal delay device with reduced size |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5826201B2 (ja) * | 1974-01-24 | 1983-06-01 | 日本電気株式会社 | チエントウカキ |
| JPS61191101A (ja) * | 1985-02-19 | 1986-08-25 | Murata Mfg Co Ltd | フイルタ |
| JPH01295407A (ja) * | 1988-02-15 | 1989-11-29 | Murata Mfg Co Ltd | インダクター及びインダクターを含む複合部品並びにそれらの製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2714426C3 (de) * | 1977-03-31 | 1981-02-26 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Als Tiefpaß- oder als Laufzeitglied ausgebildetes passives Schaltungsglied |
| JPS61199310A (ja) * | 1985-02-28 | 1986-09-03 | Showa Electric Wire & Cable Co Ltd | プリント基板型電磁遅延線 |
| JPS62214710A (ja) * | 1986-03-17 | 1987-09-21 | Fujitsu Ltd | チツプ形デイレイライン |
| JPS6365702A (ja) * | 1986-09-06 | 1988-03-24 | Fujitsu Ltd | デイレイライン |
| US4942373A (en) * | 1987-07-20 | 1990-07-17 | Thin Film Technology Corporation | Thin film delay lines having a serpentine delay path |
-
1990
- 1990-06-13 JP JP2156289A patent/JPH0446406A/ja active Pending
-
1991
- 1991-06-13 US US07/721,091 patent/US5187455A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5826201B2 (ja) * | 1974-01-24 | 1983-06-01 | 日本電気株式会社 | チエントウカキ |
| JPS61191101A (ja) * | 1985-02-19 | 1986-08-25 | Murata Mfg Co Ltd | フイルタ |
| JPH01295407A (ja) * | 1988-02-15 | 1989-11-29 | Murata Mfg Co Ltd | インダクター及びインダクターを含む複合部品並びにそれらの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5187455A (en) | 1993-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0446406A (ja) | ディレイライン | |
| US6115264A (en) | Multilayer high frequency electronic parts | |
| US5689217A (en) | Directional coupler and method of forming same | |
| JP3210414B2 (ja) | ストリップラインフィルタ | |
| JP2000188218A (ja) | 積層形バルントランス | |
| US4916417A (en) | Microstripline filter | |
| JP2668393B2 (ja) | 誘電体フィルタ | |
| US6864760B1 (en) | Delay line with a parallel capacitance for adjusting the delay time | |
| US5894401A (en) | Trimming capacitor | |
| JPH06275436A (ja) | 積層型ノイズフィルタ | |
| US5928766A (en) | Chip-type composite part | |
| JP2000106501A (ja) | 電力分配回路、電力合成回路 | |
| JP3134640B2 (ja) | 容量内蔵型積層電子部品 | |
| JP2937421B2 (ja) | ディレイライン | |
| JP2603022Y2 (ja) | プリント基板伝送路 | |
| EP1172882B1 (en) | Resonator | |
| JP3163968B2 (ja) | 積層型共振器 | |
| JPS58136108A (ja) | メアンダ型伝送線路 | |
| JPH06283903A (ja) | 誘電体フィルタ | |
| JPH04223704A (ja) | 高周波伝送路 | |
| JPH0458602A (ja) | 遅延線路装置 | |
| JP2002135005A (ja) | 積層型共用器及びその調整方法 | |
| US7876172B2 (en) | Balanced-unbalanced conversion element | |
| JPH02256207A (ja) | Ｌｃ複合部品 | |
| JPH04137586A (ja) | Ｃｒ厚膜印刷基板 |