JPH0444802B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はダブルアジマスヘツドを２個有する磁
気記録再生装置（以下VTRと記す）に係り、特
に標準モード（以下SPモードと記す）と長時間
モード（以下LPモードと記す）のヘツド幅を大
きく異ならしめて４ヘツドサーチをするに好適な
磁気記録再生装置に関する。

〔発明の背景〕

従来例を第１図により説明する。第１図におい
て、１はプラスアジマスを持つLPモード用ヘツ
ド（以下LP＋ヘツドと記す）、２はマイナスアジ
マスを持つLPモード用ヘツド（以下LP−ヘツド
と記す）、３はプラスアジマスを持つSPモード用
ヘツド（以下SP＋ヘツドと記す）、４はマイナス
アジマスを持つSPモード用ヘツド（以下SP−ヘ
ツドと記す）、５〜８はロータリートランス、９
〜１４はコンデンサ、１５，１６は抵抗器、１７
〜２０は増幅器、２１〜２３はスイツチ回路、２
４，２５はAGC回路、２６，２７はAGC検波回
路、２８は比較回路、２９は論理回路、３０は高
域濾波器（以下HPFと記す）、３１は輝度信号処
理回路、３２は低域濾波器（以下LPFと記す）、
３３は周波数変換回路、３４はクロマ信号処理回
路、３５は加算器、３６はSW２１，２２切換信
号（以下SW３０と記す）入力端子、３７は映像
信号出力端子、７６は変換キヤリア発振器であ
る。ヘツド１〜４は第２図に示す配置となつてい
る。（符号は第１図と同様である）第２図はシリ
ンダのTOP VIEWを示す図であり、ヘツド１と
４、ヘツド２と３は極く近接している。尚、ヘツ
ド１と４、ヘツド２と３の位置をそれぞれ逆にし
てもよい。４ヘツドを用いてサーチする場合を以
下説明する。

SW３０がLOWの時はLP−ヘツド２とSP＋ヘ
ツド３の再生信号が得られ（SW２１，２２は図
示の位置）、SW３０がHighの時は、LP＋ヘツド
１とSP−ヘツド４の再生信号が得られる（SW２
１，２２は図示とは逆の位置）。すなわち、SW
２１，２２によつてプラスアジマスヘツドで再生
された信号とマイナスアジマスヘツドで再生され
た信号は合成され、連続した信号となる。SW２
１の出力であるLPエンベロープ、SW２２の出力
であるSPエンベロープは、それぞれ第３図３８，
３９のようになる。この２つの信号は、それぞれ
AGC回路２４，２５に導かれ、AGCがかかる。
この時、AGC検波回路２６，２７の検波電圧は
比較回路２８に導かれ、LP信号とSP信号の振幅
の大きさが比較される。比較回路２８の出力は、
論理回路２９に導かれ、信号ＡによつてSW２３
を制御する。信号Ａはサーチ時には比較回路２８
の出力と同じ論理となり、LP信号の振幅がSP信
号より大きい場合SW２３は図示の位置となり、
その逆の場合SW２３は図示と逆の位置になる。
このように、SW２３はSP信号とLP信号の内で
振幅が大きい方を出力するように切換えられるの
で、ノイズバンドのないサーチ画面を得ることが
できる。

SW２３出力はHPF３０とLPF３２に導かれ、
HPF３０により周波数変調輝度信号（以下FM輝
度信号と記す）が、LPF３２により低域変換ク
ロマ信号が取り出される。FM輝度信号は輝度信
号処理回路３１により輝度信号に復調され、低域
変換クロマ信号は周波数変換回路３３、クロマ信
号処理回路３４で処理を受け、両者は加算器３５
によつて加算される。このようにして出力端子３
７に映像信号を得る。

ここで信号Ｂについて説明する。VHS方式
VTRでは、クロマ信号の処理を次の様に行なつ
ている。プラスアジマスヘツドによつて記録され
るクロマ信号の搬送波は１水平走査期間（以下
1Hと記す）毎に位相が90°ずつ進められ、マイナ
スアジマスヘツドで記録されるクロマ信号の搬送
波は1H毎に位相が90°ずつ遅らされる。再生時に
は上記のクロマ信号搬送波の位相シフトを補正す
るため、プラスアジマスヘツド再生時は変換キヤ
リアの位相を1H毎に90°ずつ進め、マイナスアジ
マスヘツド再生時は変換キヤリアの位相を1H毎
に90°ずつ遅らせ、周波数変換時に補正する。４
ヘツドサーチをする場合、SW３０の半周期の間
にプラスアジマスヘツドの再生信号とマイナスア
ジマスヘツドの再生信号が交互に現れるので、現
在再生されている信号がどちらのヘツドで再生さ
れた信号かを変換キヤリア発振器７６に知らせる
必要がある。信号Ｂはこのためのものである。こ
のように、４ヘツドサーチした場合でもカラー映
像を得ることができる。

次にAGC回路２４，２５がLP／SP切換えの前
に必要な理由を説明する。従来のダブルアジマス
ヘツドを２個有するVTRのヘツド幅、トラツク
ピツチの一例は次の通りである。

ヘツド幅 LP＋30μm LP−32μm SP＋30μm SP−45μm トラツクピツチ LP19μm SP58μm 以上のようにSPモードはガードバンドが存在
する。第３図は、SPモードの４ヘツドサーチに
おいて、上記条件のLP−ヘツド２とSP＋ヘツド
３によつて再生した信号の波形である。ガードバ
ンドが存在するため第３図に示すようにLPエン
ベロープとSPエンベロープが重複する部分はわ
ずかしかない（この例ではSPエンベロープの１
つの山の長さを100％とすると重複部分は3.7％で
ある）。ヘツド出力ばらつきによつてヘツド出力
が小さくなつた場合、比較回路２８の入力DC（直
流）オフセツトが生じているので、LP／SPの切
換えタイミングがずれ、ノイズバンドが画面上に
現れてしまう。このため、AGC回路を用いて信
号の振幅が一定になるようにしてある。しかし、
第１図の構成ではクロマ信号にもAGCがかかつ
てしまう。AGC回路はFM輝度信号の振幅を検波
してAGCをかけるので、クロマ信号はFM輝度信
号の振幅に依存してAGCがかかる。このため、
クロマ信号の振幅がFM輝度信号の変動に応じて
変動し、クロマ信号のレベルがばらついてしま
う。さらにメタル蒸着テープ（以下MEテープと
記す）は、メタル粉末テープ（以下MPテープと
記す）に比べて、再生クロマ信号レベルに対する
再生FM輝度信号レベルが大きいので、MP，
MEテープ両用VTRは、クロマ信号のばらつき
が増大するという問題があつた。

〔発明の目的〕

本発明の目的は、SPモードとLPモードのヘツ
ド幅が大きく異なるダブルアジマスヘツドを２個
有するVTRにおいて、クロマ信号にAGCをかけ
ずに４ヘツドサーチを行なうプリアンプを提供す
ることにある。

〔発明の概要〕

SPモードとLPモードのヘツド幅が大きく異な
るダブルアジマスヘツドを２個有し、SPモード
をフルトラツク記録するVTRで、SPモードの４
ヘツドサーチをした場合LPエンベロープとSPエ
ンベロープの重複部分は従来よりも広くなる。ヘ
ツド出力が減少することによつてLP／SP切換え
タイミングがずれても画面上にノイズバーが現れ
ない。このためAGC回路はLP／SP切換えの後に
設けることができ、クロマ信号にAGCがかから
ず、クロマ信号のレベルばらつきを抑えることが
できる。

〔発明の実施例〕

以下、本発明の一実施例を第４図により説明す
る。第４図において、４０，４１は検波回路、４
２は増幅回路、４３はAGC回路（AGC検波回路
を含む）、４４は抵抗器、４５は可変抵抗器、４
６〜５７はICピン、５８，５９は検波用コンデ
ンサである。SPモードとLPモードのヘツド幅の
比が２：１で、SPモードをフルトラツク記録す
る場合SPモードの４ヘツドサーチをした時のエ
ンベロープは第５図のようになる。第５図におい
て、６０はSW２１出力のLPエンベロープ、６１
はSW２１出力のSPエンベロープである。第５図
からLPエンベロープとSPエンベロープの重複部
分は広くなり（SPエンベロープの長さを100％と
すると重複部分は42.9％である）、LP／SP切換え
タイミングのずれの許容値を広く取ることができ
る。このためAGC回路をLP／SP切換え前でなく
後に設けることができるので、クロマ信号に
AGCがかからない。

SW２１出力のSP信号はSW２３、検波回路４
０に導かれ、SW２２出力のSP信号はSW２３検
波回路４１に導かれる。検波回路４０，４１でそ
れぞれエンベロープ検波し、検波出力を比較回路
２８に導く。比較回路２８では、両者の検波電圧
の大小、すなわち振幅の大きさを比較する。比較
回路２８の出力は論理回路２９に導かれる。信号
Ａは、４ヘツドサーチ時には検波回路出力と同じ
論理になり、SW２３を制御する。LP信号の振幅
がSP信号よりも大きい場合、SW２３は図示の位
置となりその逆の場合、SW２３は図示と逆の位
置になる。このようにSW２３はSP信号とLP信
号のうちで振幅が大きい方を出力するように切換
えられるので、ノイズバンドのないサーチ画面を
得ることができる。

SW２３出力は増幅回路４２で増幅され、HPF
３０とLPF３２に導かれる。HPF３０によりFM
輝度信号が、LPF３２によつて低域変換クロマ
信号が取り出される。FM輝度信号は、AGC回路
４３でAGCがかかり、輝度信号処理回路３１で
輝度信号に復調される。低域変換クロマ信号は、
周波数変換回路３３、クロマ信号処理回路３４で
処理を受ける。この後、両者は加算器３５で加算
され、出力端子３７に映像信号を得る。このよう
にクロマ信号にAGCはかからない。

第４図の回路をIC化する場合のピン配置の一
例を図中に示す。検波回路４０，４１、比較回路
２８に必要なICピンはピン５２，５６，５７で
ある。ピン５２は、検波回路４０，４１の出力
DCばらつきによつて生じる比較回路２８の入力
DCオフセツトを零にするために抵抗器４４、可
変抵抗器４５を接続するICピンである。調整は
可変抵抗器４５によつて行なう。ピン５６，５８
は、検波回路４０，４１の検波用コンデンサ５
８，５９をそれぞれ接続するICピンである。検
波回路４０，４１はピーク検波するため検波時定
数は0.15ms程度であり、コンデンサ５８，５９
の容量値は大きくICに内蔵できない。

以上のように、第４図の実施例はSPモードと
LPモードのヘツド幅比が２：１のダブルアジマ
スヘツドを２個有し、SPモードをフルトラツク
記録するVTRにおいて比較回路２８の入力DCオ
フセツト調整が必要であるが、AGC回路をLP／
SP切換えの後に設けることができるので、クロ
マ信号にAGCがかからなくすることができ、ク
ロマ信号レベルのばらつきを抑えることができ
る。

他の実施例を第６図に示す。第６図において、
６２は差動増幅回路、６４，６５はIC内蔵の小
容量コンデンサ、６９は定電圧源、７７はコンデ
ンサ、７８は抵抗器、７９は可変抵抗器、８０は
ICピンである。回路動作は第４図の実施例とま
つたく同じであり、さらに検波回路４０，４１、
比較回路２８に必要なピンを１ピンにすることが
できる。以下説明する、検波回路４０はLP信号
を検波した後、検波出力は差動増幅回路６２に導
かれる。検波回路４１はSP信号を検波した後、
検波出力は差動増幅回路６２に導かれる。差動増
幅回路６２で両者の差が取られ、この差信号を比
較回路２８において定電圧源６９の基準電圧と比
較する。この出力は論理回路２９に導かれる。さ
らに、差動増幅回路６２の出力をICピン８０に
出し、コンデンサ７７、抵抗器７８、可変抵抗器
７９を接続する。コンデンサ７７の値は次の様に
設定する。検波コンデンサ６４，６５が小容量の
ため、検波出力のリツプルを取り除ききれない。
このためLP／SP切換えに必要な検波出力成分の
みを通過させ、リツプルを通過させないようにコ
ンデンサ７７の値を設定する。抵抗器７８、可変
抵抗器７９は比較回路２８入力DCオフセツトを
調整するためのものである。この場合、検波回路
４０，４１はFM輝度信号のキヤリア成分を抑圧
すればよいので、検波時定数は0.4μs程度となり、
コンデンサ６４，６５をICに内蔵できる。コン
デンサ７７によるローパス時定数は第４図の検波
時定数と同程度なので、コンデンサ７７をICに
内蔵できない。

以上のように、第６図の実施例は第４図の実施
例と同様にAGC回路をLP／SP切換えの後に設け
ることができるクロマ信号にAGCがかからない
という効果があるとともに検波回路、比較回路に
必要なICピンが１ピンで済むという利点がある。

他の実施例を第７図に示す。第７図において６
３はICピン、６６はコンデンサ、６７，６８は
抵抗器、７０はトランジスタ、７１は定電流源、
７２はコイルである。回路動作は第４，６図の実
施例とまつたく同じであり、検波回路４０，４
１、比較回路２８に必要なICピンは、第６図の
実施例と同様に１ピンあるが、第７図の実施例は
コンパレータ入力DCオフセツトを無調整化する
ことができる。以下説明する。トランジスタ７０
を通して差動増幅回路６２の出力を比較回路２８
で定電圧源６９の基準電圧と比較し、出力を論理
回路２９に導く。さらに、トランジスタ７０のエ
ミツタをICピン６３に出し、コンデンサ６６、
抵抗器６８、コイル７２を接続する。コンデンサ
６６、抵抗器６８、コイル７２の値は次のように
設定する。検波用コンデンサ６４，６５は小容量
なので検波出力のリツプルを取り除ききれない。
このため、トランジスタ７０がLP／SP切換えに
必要な検波出力成分のみを増幅するようにコンデ
ンサ６６、コイル７２の値を設定する。抵抗器６
８の値は、上記の検波出力成分が所定のレベルに
なるように設定する。さらに、トランジスタ７０
はコンデンサ６６のため直流利得が零なので、比
較回路２８の入力直流電圧は抵抗器６７、定電流
源７１で決まり、検波回路４０，４１の出力DC
ばらつきは影響しない。すなわち、比較回路２８
の入力DCオフセツト調整は不要である。

以上のように、第７図の実施例は第４，６図の
実施例と同様にAGC回路をLP／SP切換えの後に
設けることができクロマ信号にAGCがかからな
いという効果があるとともに、検波回路、比較回
路に必要なICピンが１ピンで済み、さらに、比
較回路の入力DCオフセツトを調整が不要である
という利点がある。

第８図に第６図の一具体例を示す。第８図にお
いて、７３はLP信号入力端子、７４はSP信号入
力端子、７５は比較回路出力端子、８１〜８３は
抵抗器である。入力端子７３に加えられるLP信
号は検波回路４０で検波され、差動増幅回路６２
に導かれる。一方、入力端子７４に加えられる
SP信号は検波回路４１で検波され、差動増幅回
路６２に導かれる。差動増幅回路６２で両者の差
を取り、コンデンサ７７によりLP／SP切換えに
必要な検波出力成分のみを取り出す。外付けのコ
ンデンサ７７、抵抗器７８、可変抵抗器７９の値
は第６図の場合と同様に設定する。この後、比較
回路２８で基準電圧と比較し、その出力を端子７
５から論理回路に導く。

検波回路４０，４１の検波時定数、コンデンサ
７７によるローパス時定数は、第６図の場合と同
じであり、コンデンサ６４，６５，７７、抵抗器
８１〜８３の値の具体例を次に挙げる。

コンデンサ６４，６５……5pF、コンデンサ…
…3900pF抵抗器８１，８２……80kΩ、抵抗器８
３……42kΩ 第９図に第７図の一具体例を示す。入力端子７
３に加えられるLP信号は検波回路４０で検波さ
れ、差動増幅回路６２に導かれる。一方、入力端
子７４に加えられるSP信号は検波回路４１で検
波され、差動増幅回路６２に導かれる。差動増幅
器６２で両者の差を取り、トランジスタ７０で
LP／SP切換えに必要な検波出力成分のみを増幅
する。外付けのコンデンサ６６、抵抗器６８、コ
イル７２の値は第７図の場合と同様に設定する。
この後、比較回路２８で基準電圧と比較しその出
力を端子７５から論理回路に導く。

〔発明の効果〕

本発明によれば、SPモードとLPモードのヘツ
ド幅が大きく異なるダブルアジマスヘツドを２個
有し、AGC回路をLP／SP切換えより後に設ける
ことができるので、クロマ信号にAGCがかから
ず、クロマ信号レベルのばらつきを低く抑えるこ
とができる。

【図面の簡単な説明】

第１図は従来のVTRの再生系のブロツク図、
第２図は４ヘツドの構成を示す平面図、第３図は
従来の４ヘツドサーチをした時のエンベロープを
示す波形図、第４図、第６図、第７図は本発明の
一実施例を示すブロツク図、第５図は本発明を用
いて４ヘツドサーチをした時のエンベロープの一
例を示す波形図、第８図は第６図の一具体例を示
す回路図、第９図は第７図の一具体例を示す回路
図である。 ２３……SW、２８……比較回路、４０，４１
……検波回路、６３……ICピン、６４，６５…
…IC内蔵コンデンサ、６６……コンデンサ、６
７，６８……抵抗器、６９……定電圧源、７０…
…トランジスタ、７１……定電流源、７２……コ
イル。

Claims (1)

1. 【特許請求の範囲】 １ 回転シリンダと、 上記回転シリンダに取付けられ、一方の極性の
   アジマス角をもち、標準時間記録時のトラツク幅
   に等しいヘツド幅の第１の磁気ヘツドと、 上記第１の磁気ヘツドに対向して上記回転シリ
   ンダに取付けられ、他方の極性のアジマス角をも
   ち、上記第１の磁気ヘツドのヘツド幅に等しいヘ
   ツド幅の第２の磁気ヘツドと、 上記第１の磁気ヘツドに近接して上記回転シリ
   ンダに取付けられ、他方の極性のアジマス角をも
   ち、上記第１の磁気ヘツドのヘツド幅の半分のヘ
   ツド幅の第３の磁気ヘツドと 上記第３の磁気ヘツドに対向して上記回転シリ
   ンダに取付けられ、一方の極性のアジマス角をも
   ち、上記第１の磁気ヘツドのヘツド幅の半分のヘ
   ツド幅の第４の磁気ヘツドとからなり、 標準時間記録再生時においては上記第１および
   第２の磁気ヘツドが使用され、長時間記録再生時
   においては上記第３および第４の磁気ヘツドが使
   用されるように構成された磁気記録再生装置にお
   いて、 上記第１および第２の磁気ヘツドから得られる
   標準時間用再生周波数変調信号の振幅を検出する
   第１の検出手段と、 上記第３および第４の磁気ヘツドから得られる
   長時間用再生周波数変調信号の振幅を検出する第
   ２の検出手段と、 上記第１および第２の検出手段により検出され
   た振幅を比較して、上記標準時間用および長時間
   用再生周波数変調信号中、振幅が大きい方の再生
   周波数変調信号を選択出力する選択手段と、 上記選択手段から出力された再生周波数変調信
   号の振幅を安定化するAGC手段と、 からなることを特徴とする磁気記録再生装置。