JPH0441376Y2 - - Google Patents

Description

【考案の詳細な説明】 「産業上の利用分野」 本考案は画像処理装置に用いられるマイクロプ
ログラム制御用のクロツク回路に関する。

「従来の技術」 第５図は光デイスク等を用いた画像処理装置の
全体的な構成を表わしたものである。この装置
で、ホスト・プロセツサ１は図示しないCPU（中
央処理装置）、プログラムメモリ、フアイル記憶
装置、通信インターフエイス回路等からなり、シ
ステムバス２を通じて画像処理装置各部と接続さ
れるようになつている。このうち表示入出力装置
３は、マン・マシンインターフエイス用の表示装
置とキーボード等の入力装置からなつている。画
像編集処理装置４は画像の拡大・縮小や回転等の
編集処理と画像入出力装置のDMA転送の制御を
行う装置である。画像メモリ５は、画像情報の一
時的な記憶を行うメモリである。画像入出力装置
６は画像の入出力を行う装置であり、例えば
CCD等の撮影装置やプリンタにより構成されて
いる。画像記憶装置７は磁気デイスク装置や光デ
イスク装置のように画像情報を記憶するための大
容量のフアイル装置である。

「考案が解決しようとする問題点」 このような画像処理装置では、画像の各種処理
を行うためにマイクロプログラムが使用されるこ
とが多い。マイクロプログラム制御装置に使用さ
れるクロツクは従来から１系統のみが用意されて
いた。従つて、マイクロコードの開発デバツグを
行つたり、ホストプロセツサがマイクロプログラ
ム制御装置の回路動作を診断するために、アドレ
スストツプやブレークポイントでクロツクを停止
させてプログラム走行の停止を行うと、これと共
に対ホストインターフエイスやメモリインターフ
エイス動作も停止せざるをえなかつた。この結
果、ホストからマイクロプログラム制御装置の内
部状態の参照等を行おうとしてもこれを行うこと
ができないという問題があつた。

そこで本考案の目的は、マイクロコードの開発
デバツグ時やマイクロプログラム制御装置の回路
動作診断時にマイクロプログラムが停止している
状態でも、対外的なインターフエイス動作を行う
ことのできるマイクロプログラム制御装置を提供
することにある。

「問題点を解決するための手段」 本考案では、常時作動するクロツクとしてのマ
スタークロツクを発生させるためのマスタークロ
ツク発生回路の他に、マスタークロツクの位相を
検知する位相検知回路と、作動区間を任意に制御
することのできるクロツクとしてのスレーブクロ
ツクを発生させるためのスレーブクロツク発生回
路と、スレーブクロツクの作動開始時にマスター
クロツクと位相を同期させると共に、マイクロプ
ログラム制御動作に影響のない所望の相で作動の
停止を行わせるようにスレーブクロツクの作動と
停止を制御する制御回路とを画像編集処理装置の
クロツク回路に具備させる。

すなわち、本考案ではマイクロプログラムが停
止している状態、すなわちスレーブクロツクが停
止状態でも、マスタークロツクにより対外的なイ
ンターフエイス動作を行わせることが可能とな
る。

ここで、対外インターフエイス動作とは、次の
ようなものをいう。

(1) ホストプロセツサからの内部ステータス情報
の読み取りや、制御指令の書き込み。

(2) 画像メモリの記憶情報のリフレツシユ。

(3) マイクロコードをRAM（ランダム・アクセ
ス・メモリ）格納とした場合におけるその
RAMへのマイクロコードのロード。

なお、画像メモリのリフレツシユに関しては、
メモリクロツクをマイクロサイクルと同期させる
と、マイクロプログラムによるメモリアクセス時
にメモリ制御回路のリフレツシユ競合に対するチ
エツク時間がなくなり、アクセスタイムの高速化
を図ることが可能となる。

「実施例」 以下実施例につき本考案を詳細に説明する。

第１図は本考案の一実施例におけるクロツク発
振回路を表わしたものである。

このクロツク発振回路１１は発振器（OSC）
１２を備えている。発振器１２から出力された所
定周波数のクロツク１３は、マスタークロツク作
成回路１４とスレーブクロツク作成回路１５の双
方に供給され、マスタークロツク１６とスレーブ
クロツク１７が作成されることになる。

ところでマスタークロツク１６は次の第２図で
説明するホストインターフエイス回路部およびメ
モリインターフエイス回路に供給される他、位相
検知回路１８に供給され、その位相が検知され
る。マスタークロツク１６についての位相検知出
力１９と、パワーオン・リセツト回路２１からパ
ワーオン時に出力されるリセツト信号２２、なら
びにブレーク、ホルト、ステツプのそれぞれを指
示する動作指示信号２３とは発振・停止制御回路
２４に供給され、スレーブクロツク作成回路１５
の制御が行われる。すなわち、スレーブクロツク
１７はマスタークロツク１６との間で位相の整合
が図られると共に、動作指示信号２３によつてそ
の出力がオン・オフ制御されることになる。スレ
ーブクロツク１７は、マイクロプログラム制御回
路に供給される。

第２図はマスタークロツクとスレーブクロツク
の供給を受ける画像編集処理装置の要部を表わし
たものである。この装置でホストインターフエイ
ス回路部３１はホストインターフエイスRAM回
路３２とホストインターフエイス回路３３により
構成されている。ホストインターフエイスRAM
回路３２は、ホストプロセツサ１（第５図参照）
とマイクロプログラムの双方からアクセスするこ
とができ、ホストプロセツサ１からの各種指示パ
ラメータをバスドライバ３４を介して書き込むと
共に、画像編集処理装置の内部状態表示にも用い
られる。

ホストインターフエイスRAM回路３２にデー
タの書き込みが終了すると、マイクロプログラム
部３５はマイクロプログラムコントローラ３６を
用いて、内部バス３７を介しホストインターフエ
イスRAM回路３３のパラメータを順次読み出
し、クロツクごとに画像編集処理動作を行う。マ
イクロプログラムコントローラ３６はマイクロコ
ードROM（リード・オンリ・メモリ）３８に対
応するアドレスのマイクロコードを出力し、マイ
クロ命令の読み出しを行い、パイプラインレジス
タ３９にこれをセツトし、マイクロ命令デコーダ
４０でこれを解読させる。

解読されたマイクロ命令は演算論理回路
（ALU）４２とRAM４３から成る演算部４４で
演算処理を指示したり、画像の縮小等をハードウ
エアで処理する画像編集ハードウエア回路４５で
画像のデータ処理の指示を行う。

このような画像編集処理装置でマスタークロツ
ク１６は前記したようにホストインターフエイス
回路部３１とメモリインターフエイス回路４７に
供給される。スレーブクロツク１７は、マイクロ
プログラム部３５、演算部４４および画像編集ハ
ードウエア回路４５に供給されることになる。

第３図および第４図を基にしてマスタークロツ
クとスレーブクロツクによる本実施例の画像編集
処理装置の動作を説明する。

第３図に示した発振器１２から出力された所定
周波数のクロツク１３（第４図ａ）は、マスター
クロツク作成回路１４とスレーブクロツク作成回
路１５の双方に供給される。これらの作成回路は
２段リングカウンタによつて構成されており、そ
れぞれの出力はデコーダ５１，５２に供給され、
第４図ｂ−１〜ｂ−４または同図ｃ−１〜ｃ−４
に示した４相のマスタークロツク１６あるいは４
相のスレーブクロツク１７が作成される。パワー
オンリセツト回路２１は、パワーオン時に“Ｌ”
レベルとなるリセツト信号２２（第４図ｄ）を出
力し、ストツプフリツプフロツプ５３のPR端子
と第１のゲート回路５４の一方の入力となる。

ストツプフリツプフロツプ５３はスレーブクロ
ツク作成回路１５の動作を制御するためのＤ・フ
リツプフロツプである。このフリツプフロツプ５
３の入力端子Ｄには、ブレークとホルトの各状態
でそれぞれ“０”レベルとなる信号５５，５６
（第４図ｅ，ｆ）を、第２のゲート回路５７で論
理和をとつた信号が入力されるようになつてい
る。第２のゲート回路５７の論理和出力は、スト
ツプフリツプフロツプ５３のセツト条件を作成す
るもので、“１”はスレーブクロツク１７をスト
ツプにする状態を、また“０”はこれをランさせ
る状態を表わしている。

このストツプフリツプフロツプ５３のクロツク
入力端子CKには、第３のゲート回路５８の出力
が供給される。ここで第３のゲート回路５８に
は、発振器１２から出力されたクロツク１３とデ
コーダ５１から出力される第１相のマスタークロ
ツク１６−１（第４図ｂ−１）が入力されるよう
になつており、第１相のマスタークロツク１６−
１の立ち下がりから次の立ち上がりまでに相当す
る区間のクロツクがストツプフリツプフロツプ５
３のクロツクとして供給されることになる。

ところで第２のゲート回路５４の他方の入力端
子には、ステツプの行われる状態で“０”となる
パルス信号５９（第４図ｇ）が入力され、リセツ
ト信号２２との間で論理和がとられる。第２のゲ
ート回路５４の出力は微分パルス発生用シフトレ
ジスタ６１の入力端子Ａ，Ｂに供給される。微分
パルス発生用シフトレジスタ６１のクロツク入力
端子CKには、デコーダ５１から出力される第３
相のマスタークロツク１６−３（第４図ｂ−３）
が入力される。この微分パルス発生用シフトレジ
スタ６１の第１段の出力Ｑ（Ａ）（第４図ｈ）は、
第４のゲート回路６３の一方の入力となり、第２
段の出力Ｑ（Ｂ）（第４図ｉ）は、インバータ６４
によつて論理を反転された後、第４のゲート回路
６３の他方の入力となる。第４のゲート回路６３
の出力と第１相のマスタークロツク１６−１と
は、第５のゲート回路６５によつて論理がとら
れ、微分出力６６（第４図ｊ）が前記したストツ
プフリツプフロツプ５３のクリア端子CLに供給
されることになる。

従つてこの画像編集処理装置では、パワーオン
リセツト中、ストツプフリツプフロツプ５３がセ
ツト状態にあり（第４図ｋ）、その端子からＬ
レベルの停止指示信号６５（第４図）が出力さ
れている。このとき、スレーブクロツク１７は、
その第1′相（第４図ｃ−１）で停止した状態とな
つている。

パワーオンリセツトが解除されると、マスター
クロツクの第１相の立ち下がりに同期して微分出
力６６がストツプフリツプフロツプ５３に入力さ
れ、これをリセツトする。この時点から停止指示
信号６５が停止状態を解除し、スレーブクロツク
１７はマスタークロツク１６に同期して発振を開
始することになる。

ブレークまたはホルト指示時には、マスターク
ロツク１６の第１相でストツプフリツプフロツプ
５３がセツトされる。これによりスレーブクロツ
ク１７も第1′相で停止する。ブレークまたはホル
ト中にステツプを行わせるためのパルス信号５９
を発生させると、１サイクル分だけストツプフリ
ツプフロツプ５３がリセツトされ、スレーブクロ
ツク１７が発振する（第４図中の“シングルステ
ツプ”の箇所参照）。パイプラインレジスタ３９
（第２図）はこのようにして発振したスレーブク
ロツク１７の第1′相の立ち下がりでクロツクされ
る。この第1′相は、マイクロ命令のデコード期間
に当てられる。

ところで、マイクロコードROM３８から読み
出されたマイクロコードがパイプラインレジスタ
３９にセツトされたときマイクロ命令デコーダ４
０の出力が一時的に不安定となる。しかしなが
ら、本実施例ではマイクロ命令によるカウンタ制
御フリツプフロツプのセツトやリセツトはスレー
ブクロツク１７の第2′相〜第4′相を用いているた
め、スレーブクロツク１７の停止時にその第1′相
でクロツクを停止させることにより、マイクロプ
ログラムの制御動作に影響のない相でクロツクが
停止されることになる。

「考案の効果」 以上説明したように本考案によれば、マイクロ
プログラムが停止中でもスレーブクロツクをシン
グルステツプで動作させてホストプロセツサから
の内部ステータス情報の読み取りや画像メモリの
記憶情報のリフレツシユ等の動作を行うことがで
きる。

【図面の簡単な説明】

第１図〜第４図は本考案の一実施例を説明する
ためのもので、このうち第１図は画像編集処理装
置のクロツク回路のブロツク図、第２図は画像編
集処理装置の要部を示すブロツク図、第３図はク
ロツク回路を具体的に示したブロツク図、第４図
はこのクロツク回路による画像編集処理装置の動
作を説明するための各種タイミング図、第５図は
画像処理装置の全体的な構成を表わしたブロツク
図である。 １……ホスト・プロセツサ、４……画像編集処
理装置、１２……発振器、１３……クロツク、１
４……マスタークロツク作成回路、１５……スレ
ーブクロツク作成回路、１６……マスタークロツ
ク、１７……スレーブクロツク、１８……位相検
知回路、２１……パワーオン・リセツト回路。

Claims (1)

【実用新案登録請求の範囲】
1. マイクロプログラム制御によつて画像編集処理
   を行う装置において、常時作動するクロツクとし
   てのマスタークロツクを発生させるためのマスタ
   ークロツク発生回路と、前記マスタークロツクの
   位相を検知する位相検知回路と、作動区間を任意
   に制御することのできるクロツクとしてのスレー
   ブクロツクを発生させるためのスレーブクロツク
   発生回路と、前記スレーブクロツクの作動開始時
   に前記マスタークロツクと位相を同期させると共
   に、マイクロプログラム制御動作に影響のない所
   望の相で作動の停止を行わせるようにスレーブク
   ロツクの作動と停止を制御する制御回路とを具備
   することを特徴とする画像編集処理装置のクロツ
   ク回路。