JPH02294712A - クロック供給制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロコンピュータの間欠動作を制御する
装置に関し、さらに詳し《は、ダイナミノクＲＡＭとダ
イレクト●メモリーアクセス●コントローラヲ使用する
マイクロコンピュータへのクロック供給の制御方法に関
する。

〔従来の技術〕

携帯型情報機器では装置の消費電流をできるだけ低《す
るために、そこに使用されるマイクロコンピュータ（以
下マイコンと略す）を間欠動作させることが多い。そし
て、マイコンを間欠動作する一般的な方法として、マイ
コンに供給されるシステムクロックを制御する方法がと
られる。

まず従来のマイコンの間欠動作の制御方法を第３図（Ａ
）ｉＢ）、（０を用いて説明する。

第３図（５）は、マイコンを間欠動作させる一般的なシ
ステムクロックの供給制御を示すブロック図であり、１
０１は水晶発振器から成る基本クロック１）１を供給す
る基本クロック供給回路１０４は中央処理装置（Ｃ　Ｐ
　Ｕ）、３０１はＣＰＵ１０４や図示していない他の周
辺ＩＣにシステム・クロック１）６を供給するシステム
・クロック供給回路（ＩＩＴ）、１０２はノ・−ドウエ
ア割り込み信号またはリセット信号１０９とＣＰＵ　１
　０　４からのステータス信号１）０とを入力して、Ｃ
ＰＵ１０４が待機状態にあることを検出し、システム●
クロック１）３の供給と停止を制御する制御信号１）２
を出力する制御回路である。

このよ５な構成におけるシステム・クロックの制御は、
プログラム上でホールト命令を実行するなどしてＣＰＵ
１０４がデータの処理を行っていない待機状態に入った
時点でＣＰＵ１０４と周辺ＩＣへのクロックの供給を停
止させ、その後リセット入力またはハードウエア割り込
み入力によってクロククの供給を再開させＣＰＵ１０４
を動作状態に復帰させるようにクロ７クの供給と停止を
制御回路１０２が制御するというものである。

制御回路１０２の従来技術の例を第３図（旬に，また各
信号のタイミング・チャートを第３図（Ｑに示す。第３
図（Ｂに示すよ５に制御回路１０２は、ハードウエア割
り込み信号またはりセクト信号１０９を検出し、その検
出信号６０５を出力する割り込み、リセット検出回路３
０２と，ＣＰＵのステータス信号１）０を入力して待機
状態を検出し、その検出信号６０６を出力する待機状態
検出回路３０６と、セクト／リセッｌ・・フリップ／フ
ロッグ（　Ｓ／Ｒ　−　Ｆ／Ｆ　）　３　０　４とで構
成されている。ＣＰＵが待機状態に入ると、その待機状
態検出回路６０６検出信号６０６がＳ／Ｒ　−　Ｆ／Ｆ
６０４をリセットし（第３図（Ｑのａ）、この制御信号
１）２によってシステム・クロック供給回路（ｍ）３０
［でシステム・クロック１）６が停止される（第３図（
Ｃ）のｂ）。その後、・・−ドウエア割り込み信号また
はリセット信号１０９が入力されると、その割り込み−
リセット検出回路６０２の検出信号６０５がＳ／Ｒ−Ｆ
／Ｆ３０４をセク直 トし藁し（第３図（Ｃ）のＣ）、この制御信号１）２に
よってシステムークロクク１）３の供給が再開（第３図
（Ｃ）のｄ）されるように動作するものである。

尚、第３図（Ｂ）において、各回路の入出力についてい
る丸印は入出力信号がローアクティブである事を意味し
、以下の回路においても同じである。

〔発明が解決しようとする課題〕

しかしながら、上述した従来の方法では、スタティック
ＲＡＭ　（　ＳＲＡＭ）をメモリとしてもつマイコンの
場合は、停止モードに入っている期間もメモリのデータ
は保持されているので、その後動作モードに戻ってもプ
ログラムの続行が可能であるが、ダイナミックＲＡＭ（
　ＤＲＡＭ）をメモリとして持ちマイコン内部のダイレ
クト・，メモリ・アクセス・コントローラ（ＤＭＡＣ）
でダイナミックＲＡＭのリフレッシュを行うシステムの
マイコンでは、クロックが供給されていない停止モード
中は、リフレッシュ要求が起きてもＤ　Ｍ　Ａ　Ｃが停
止しているためリフレッシュ動作が行われず，メモリの
データが消失してしまうといつ問題がある。

この発明の目的は、ダイナミック・メモリ・アクセス●
コントローラでリフレッシュされるダイナミックＲＡＭ
をメモリとして持っているマイコンにおいて上記問題点
を解決して、マイコンの間欠動作を可能にし、低消費匿
力化を実現できるようなクロック供給の制御方法を提供
することである。

〔課題を解決するための手段〕

上記目的を達成するために、本発明はマイコンへのシス
テム・クロックの供給が停止され、停止モードに入って
いる時でも、ダイナミックＲＡＭのリフレッシュを制御
するタイマからのリフレッシュ要求信号によりマイコン
へのシステム・クロックの供給を再開させ、ダイナミッ
クＲＡＭのリフレッシュ動作終了後再びシステム●クロ
ククの供給を停止するクロック供給制御方法とする。

ここで、リフレッシュ動作終了の確認をする方法として
、本発明の第１の方法はダイレクトΦメモリ・アクセス
・コントロー２から出力されるリフレッシュ動作中であ
る事を示す信号により確認する方法である。第２の方法
はマイコンの中央処理装置とダイレクト●メモリ●アク
セスーコントローラ間のバスの制御権の受渡しを調停す
るパス調停回路を設け、リフレッシュ期間中ダイレクト
・メモリーアクセス●コントローラにあったバス制御権
が再び中央処理装置に戻るタイミングをバス調停回路か
ら検出する方法である。

〔実施例１〕 以下、本発明による実施例を図面を基に説明する。第１
図（Ｎは、本発明によるクロック供給の制御方法を実施
したブロック図であり、基本クロック供給回路１０１と
、中央処理装置（ＣＰＵ）１０４と、ダイレクトもメモ
リ・アクセス・コントローラ（ＤＭＡＣ）１０５と、タ
イマ１０６と、メモリ１０７と、その他の入出力ボー｝
（Ｉ／Ｏ）１０８と、従来技術の実施例と同様の制御回
路１０２と、この制御回路が出力する制御信号１）２と
、タイマ１０６から出力され、ダイナミックＲＡＭ（Ｄ
ＲＡＭ）のリフレッシュ要求を示す信号であるＤＭＡリ
クエスト（ＤＲＱ）１）５と、ＤＭＡＣ　１　０　５か
ら出力され、ＤＭＡＣ１０５がリフレッシュ動作中であ
ることを示す信号アドレス・イネープル（ＡＥＮ）１）
４とを入力して、ＣＰＵ１０４とＤＭＡＣ　１　０　５
に供給するシステム●クロックを制御するシステム番ク
ロック供給回路（Ｉ）　１　０　３と、で構成されてい
る。ここで、ＣＰＵ　１　０　４、ＤＭＡＣ　１　０　
５、タイマ１０６、メモリ１０７、Ｉ／ｉ５１０８で構
成されるシステムをマイクロコンピュータと呼ぶことに
する。第１図（Ｂ）は、システム●クロック供給回路（
Ｉ）の実施例であり、制御信号１）２と、ＤＲＱ信号１
）５と、ＡＥＮ信号１）４を入力とするＯＲゲート１）
６と、立ち下がりトリガのＤタイプーフリップ／フロク
プ（Ｄ−Ｆ／Ｆ）１）７と、基本クａクク１）１を入力
しているＡＮＤゲート１）８により構成されている。ま
た第１図（Ｃ）は各信号のタイミング・チャートを示し
ている。

従来と同様の動作でＣＰＵ１０４が待機状態に入ると制
御回路１０２がシステム・クロック１）６の停止を要求
し、これを受けてシステム・クロック供給回路（Ｉ）が
システム・クロクク１）３を停止して、マイコンは停止
モードに入る（第１図（Ｃ）のａ）。そして停止モード
の期間に連続動作しているタイマよりＤＲＡＭリフレッ
シュ要求が起こり、信号（ＤＲＱ）ｆｌ５がアクティブ
（この例では・・イレベル）になるとＤ−Ｆ／Ｆ１）７
で同期をとったｌ，ＡＮＤゲート１）８からシステム・
クロック１）６の供給を再開させる（第１図（Ｃ）のｂ
）。これによりマイコンはＤＲＡＭのリフレッシュ動作
に移る。まずＣＰＵ１０４とＤＭＡＣ　１　０５との間
でバスの制御権の受渡し動作が行われ、ＤＭＡＣ　１　
０　５がバスの制御権を獲得した後，ＤＭＡＣ１０５が
リフレッシュ動作に入る。そして、このＤＭＡＣ１０５
がりフレッシ一動作中であることを示す信号（ＡＥＮ）
１）４がアクティブ（この例ではハイレベル）の期間、
システム・クロック１）３の供給を続ける（第１図（Ｃ
）のＣ）。リフレクシュ動作が終了してバスの制御権が
ＤＭＡＣ　１　０　５からＣＰＵ１０４に戻された後、
ＤＭＡＣ　１　０　５が信号ＡＥＮ１）４をイン●アク
ティブ（この例ではローレベル）にすると、システム・
クロクク１）３が停止されてマイコンは再び停止モード
に戻る（第１図（Ｃ）のｄ）。その後、停止モードから
ハードウエア割り込み、またはリセット入力により制御
回路１０２からクロックの供給停止を解除する制御信号
１）２を受けてシステム・クロクク１）３の供給を再開
してマイコンは動作モードに復帰する（第１図（Ｃ）の
ｅ）。

〔実施例２〕 次に他、の要素で構成されたマイコンにおける本発明の
実施例について説明する。すなわちダイナミックＲ．Ａ
Ｍ　（　Ｄ　ＲＡＭ　）のリフレッシュ動作を行う際に
，ＣＰＵとダイレクト・メモリ・アクセス番コントロー
ラ（ＤＭ八〇）との間でローカル・バスの受渡しをＲＱ
／ＧＴ信号線を介して制御するマイコン・システムに本
発明を適用した場合の実施例のブロック図を第２図（４
）に示す。本実施例のマイコンは中央処理装置（　ＣＰ
Ｕ　）　１　０　４と、ダイレクト・メモリ・アクセス
・コントローラ（ＤＭＡＣ）１０５と、タイマ１０６と
、メモリ１０７と、その他の入出力ボート（Ｉ／ｏ）１
０８と、更にＣＰＵ１０４とＤＭＡＣ　１　０　５の間
でバスの制御権の受渡しの調停を行うバス調停回路２０
１で構成される。

尚ここでいうところのパスはデータ信号、アドレス信号
、コントロール信号を通すバスである。

又、システム●クロックの制御をする回路は、基本クロ
ック供給回路１０１と、従来技術の実施例と同様の制御
回路１０２と、この制御回路が出力する制御信号１）２
と、タイマ１０６から出力され、ダイナミックＲＡＭの
りフレッシニ要求を示す信号であるＤＭＡリクエスト（
ＤＲＱ）１）５と、バス調停回路２０１とＣＰＵ　１　
０　４との間に接続されている信号線ＲＱ／ＧＴ２０３
からの信号とを入力して、ＣＰＵ　１　０　４とバス調
停回路２０１とＤＭＡＣ　１　０　５に供給するシステ
ム・クロックを制御するシステム・クロック供給回路（
ＩＩ）２０２により構成されて（・る。第２図（Ｂ）は
、システム・クロック供給回路０１）２０２の実施例で
あり、ＤＲＱ１）５を入力するインバータ２１０と、Ｄ
ＲＱｆｌ５と信号線ＲＱ／ＧＴ　２　０　３からの信号
を入力するＯＲゲー１２０７と５セット／リセット・フ
リップ／フロップ２０４と、この出力２１）と制御信号
１）２を入力するＯＲゲート２０８と、立ち下がりトリ
ガのＤタイプ・フリップ／フロップ２０５，２０６と、
基本クロンク１）１を入力しているＡＮＤゲート２０９
で構成される。また各信号のタイミング・チャートな第
２図（Ｃ）に示す。

従来と同様の動作でＣＰＵが待機状態に入ると制御回路
１０２がシステム・クロック１）３の停止を要求し、こ
れを受けてシステム争クロック供給回路（ｒＤ２０２が
システム・クロック１）３を停止して、マイコンは停止
モードに入る（第２図（Ｃ）のａ）。その後，連続動作
して（・るタイマ１０６からＤ　Ｒ　Ａ　Ｍリフレッシ
ュ要求がおこり、信号（ＤＲＱ）１）５がアクティブ（
この例ではハイレベル）になるとＳ／Ｒ　−　Ｆ／Ｆ　
２　０　４をセットし、Ｄ−Ｆ／Ｆ２０５と２０６で同
期がとられた後にＡ．　Ｎ　Ｄゲート２０９からシステ
ム・クロクク１）３の供給が再開させる（第２図（Ｃ）
のｂ）。

これによりマイコンはＤＲＡＭのリフレッシュ動作に移
る。まずＣＰＵ１０４に対してバスの制御権をＤＭＡＣ
　１　０　５に譲ることを要求する一発目のロー・パル
スがバス調停回路２０１から信号線ＲＱ／ＧＴ２０３に
出力され（第２図（Ｃ）の■）、つぎにバス調停回路２
０１に対しＣＰＵ１０４がバスを手放したことを知らせ
る二発目のロー・ノ《ルスがＣＰＵ１０４から信号線Ｒ
Ｑ／　Ｇ．Ｔ　２　０　３に出力される（第２図（Ｃ）
の■）。そしてＤＭＡＣ　１　０　５がリフレッシュ動
作に入り、リフレッシュが終了するとバスの制御権をＣ
ＰＵ１０４に返すことを示す三発目のロー・パルスが調
停回路から信号線ＲＱ／ＧＴ２０３に出力される（第２
図（Ｃ）の■）。この三発目のロー嗜パルスによりＳ／
Ｒ−Ｆ／Ｆ２０４がリセクトされ、Ｄ　−　Ｆ／Ｆ　２
　０　５と２０６で同期がとられた後にＡＮＤゲート２
０９からのシステム嘩クロックの供給を再び停止させて
マイコンは停止モードに戻る（第２図（Ｃ）のＣ）。そ
の後、停止モードからハードウエア割り込み、またはリ
セット入力により制御回路１０２から供給停止を解除す
る制御信号１）２を受けてシステム・クロック１）６の
供給を再開してマイコンは動作モードに復帰する（第２
図（Ｃ）のｄ）。

〔発明の効果〕

以上説明した通り、本発明によるクロック供給制御方法
は、マイコンが停止モードに入った期間でもダイナミッ
クＲＡＭのリフレッシュ要求がおきると、その期間クロ
ククの供給を再開してリフレッシュ動作を保証する。こ
れによりダイナミックＲＡＭをメモリとして持っている
マイコンの間欠動作が可能となる。

【図面の簡単な説明】

第１図囚は、本発明を適用したクロック供給制御方法の
第１の実施例を示すプロクク図、第１図（Ｂ）は，第１
図（５）内のシステム・クロック供給回路（Ｉ）の回路
図、第１図（Ｃ”）は、第１図囚、（Ｂの動作を説明す
るタイミング・チャート、第２図囚は、内のシステム・
クロック供給回路Ｉの回路図、第２図（Ｃ）は、第２図
ＦＡ）、（Ｂの動作を説明するタイミング●チャート、
第３図（至）は、従来のマイクロコンビ一一夕における
クロック供給制御方法を示すブロック図、第３図（Ｂ）
は第３図囚内の制御回路の回路図、第３図（Ｃ）は、第
３図（５）、（Ｂの動作を説明するタイミングチャート
である。 １０１・・・・・・基本クロクク供給回路、１０２・・
・・・・制御回路， １０３・・・・・・システム・クロック供給回路（Ｉ）
、１０４・・・・・・中央処理装置， １０５・・・・・・ダイレクトーメモリ●アクセス●コ
ントａ−ラ、 １０６・・・・・・タイマ １０７・・・・・・メモリ、 １０８・・・・・・入出力ボート、 ２０１・・・・・・バス調停回路、 ２０２・・・・・・システム・クロック供給回路但、６
０１・・・・・・システム・クロック供給回路（ト）、
６０２・・・・・・割込み、リセット検出回路、６０６
・・・・・・待機状態検出回路、２０４、６０４・・・
・・・セクト／リセット・フリップ／フロップ、 １　ｆ　７、２０５，２０６・・・・・・Ｄタイプ・フ
リクグ／フロッグ、 １　　１　　８　，　　２　０　９　・・・　・・・　
ＡＮＤ　　ゲ　ー　ト　、１　　１　６　、　　２　０
　７　、　　２　０　８　・・・・・・　Ｏ　Ｒ　ゲ　
ー　ト　、２１０・・・・・・インバータ。 第１図 （Ｂ） 第２図 （Ｂ）

Claims (3)

【特許請求の範囲】
1. （１）マイクロコンピュータの中央処理装置が待機状態
   にある時は、該マイクロコンピュータへのシステムクロ
   ックの供給を停止し、該マイクロコンピュータを停止モ
   ードにするクロック供給制御方法において、前記マイク
   ロコンピュータがダイレクト・メモリ・アクセス・コン
   トローラによりリフレッシュされるダイナミックＲＡＭ
   を有する時は、該マイクロコンピュータが前記停止モー
   ドであっても該ダイナミックＲＡＭのリフレッシュを制
   御するタイマからのリフレッシュ要求信号により、前記
   システムクロックの供給を再開し、ダイナミックＲＡＭ
   のリフレッシュ動作終了後再びシステムクロックの供給
   を停止する事を特徴とするクロック供給制御方法。
2. （２）請求項１において、ダイナミックＲＡＭのリフレ
   ッシュ動作終了の確認を前記ダイレクト・メモリ・アク
   セス・コントローラから出力されるリフレッシュ動作中
   である事を示す信号がアクティブからインアクティブに
   かわるタイミングを検出して行う事を特徴とするクロッ
   ク供給制御方法。
3. （３）請求項１において、ダイナミックＲＡＭのリフレ
   ッシュ動作終了の確認を、前記中央処理装置と前記ダイ
   レクト・メモリ・アクセス・コントローラ間のバスの制
   御権の受渡しを調停するバス調停回路を設け、バス制御
   権がリフレッシュ動作開始と同時に中央処理装置からダ
   イレクト・メモリ・アクセス・コントローラに移り再び
   中央処理装置に戻るタイミングを前記バス調停回路から
   検出して行う事を特徴とするクロック供給制御方法。