JPH0438175A - ブリッジ整流回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、交流電流を全波整流して直流電流に変換させ
、あるいは、整流作用を利用して極性の不明な直流電源
の極性合わせに用いられるブリッジ整流回路に関する。

［背景技術］ 第５図に示すものは、４個のダイオードＤｌ＋Ｄ　２．
　Ｄ　ｓ、Ｄ　４を用いたブリッジ整流回路１１であり
、交流電源１２からの交流電流を全波整流し、負荷１３
へ直流電流を供給させるものである。

また、第６図に示すものは、４個のダイオードＤ、、Ｄ
２．ＤＢ、Ｄ、を用いたブリッジ整流回路１１の整流作
用を利用し、極性の不明な直流電源１４から（直流電源
１４の極性がいずれの向きであっても、）一定の向き（
矢印の向ぎ）の直流電流を負荷１３に供給するよにした
ものである。

［発明が解決しようとする課題］ 上記のように交流電流を直流電流に変換する整流回路や
、極性不明の直流電源の極性を負荷の極性に合わせるた
めの回路などにおいては、４個のダイオードを用いたブ
リッジ整流回路が用いられているが、このようなブリッ
ジ整流回路では、４個のダイオードのうち２個のダイオ
ードがオンとなって負荷側に直列に接続されている。

このため、ダイオード１個当たりの電圧降下を０　、６
　Ｖｏｌｔとすると、全体で０．６ＶｏｌｔＸ　２　＝
　１．２Ｖｏｌｔの電圧降下となり、電圧の低い電源で
は、ダイオードによる電圧降下を無視できなくなり、制
御回路等の負荷側で動作電圧が得られなくなる等の回路
動作上の問題が発生することがあった。

あるいは、このような問題を回避しようとすれば、より
高い電圧の電源を使用しなければならなかった。

本発明は、叙上の従来例の欠点に鑑みてなされたもので
あり、その目的とするところは、ブリッジ整流回路にお
ける電圧降下を小さくすることにある。

［課題を解決するための手段］ このため本発明のブリッジ整流回路は、第一のｎｐｎト
ランジスタのエミッタに第一のｐｎｐトランジスタのエ
ミッタを接続し、第二のｎｐｎトランジスタのエミッタ
に第二のｐｎｐトランジスタのエミッタを接続し、前記
第一及び第二のｎｐｎトランジスタのコレクタ同士を接
続し、前記第一及び第二のｐｎｐトランジスタのコレク
タ同士を接続して前記４つのトランジスタをブリッジ接
続し、前記第一のｎｐｎ及びｐｎｐトランジスタのエミ
ッタ同士の接続部と前記第二のｎｐｎ及びｐｎｐ　トラ
ンジスタのエミッタ同士の接続部とをそれぞれ電源接続
部とし、前記第一及び第二のｎｐｎトランジスタのコレ
クタ同士の接続部と第一及び第二のｐｎｐトランジスタ
のコレクタ同士の接続部とをそれぞれ直流負荷接続部と
し、前記電源接続部に接続された電源が一方の極性の場
合に、前記第一のｎｐｎ　トランジスタ及び第二のｐｎ
ｐトランジスタをオンさせると共に前記第二のｎｐｎト
ランジスタ及び第一のｐｎｐ　トランジスタをオフにさ
せ、他方の極性の場合に、前記第二のｎｐｎトランジス
タ及び第一のｐｎｐ　トランジスタをオンさせると共に
前記第一のｎｐｎトランジスタ及び第二のｐｎｐトラン
ジスタをオフにさせるように、各トランジスタのベース
電流を制御する手段を設けたことを特徴としている。

［作用コ 上記のように、本発明にあっては、４個のトランジスタ
（２個のｎｐｎ　トランジスタ及び２個のｐｎｐ　トラ
ンジスタ）を用いてブリッジ整流回路を構成しており、
動作時には、４個のトランジスタのうち２個のトランジ
スタがオンとなっている。

しかるに、トランジスタ１個当たりのエミッターコレク
タ間電圧（オン時）は、ダイオードの両端電圧に比較し
てかなり小さくできるので、ブリッジ整流回路全体とし
てのトランジスタによる電圧降下は、ダイオードを用い
た場合に比べると、非常に小さな電圧降下となる。

［実施例］ 以下、本発明の実施例を添付図に基づいて詳述する。

第１図に示すものは、本発明の一実施例を示す回路図で
ある。５は電源であって、交流電源もしくは極性の不明
な直流電源である。６は一定の向きの直流電流を供給さ
れる有極性の負荷もしくは制御回路であり、７はブリッ
ジ整流回路である。

このブリッジ整流回路７は、２個のｎｐｎトランジスタ
Ｑ１．Ｑａと２個のｐｎｐトランジスタＱ３、Ｑ、とか
ら構成されており、第１図に示されているように、ｎｐ
ｎ　トランジスタＱ工のエミッタＥ１にｐｎｐトランジ
スタＱ３のエミッタＥ３を接続し、ｎｐｎトランジスタ
Ｑ、ｌのエミッタＥ２にｐｎｐトランジスタＱ、のエミ
ッタＥ、を接続し、前記ｎｐｎトランジスタＱ１及びＱ
２のコレクタＣ１及びＣ２同士を接続し、前記ｐｎｐト
ランジスタＱ８及びＱ４のコレクタＣ３及びＣ４同士を
接続して各トランジスタＱ＋＋　Ｑｆｌ＋　Ｑ３．Ｑ４
をブリッジ接続しである。さらに、前記ｎｐｎトランジ
スタＱ１とｐｎｐトランジスタＱ３のエミッタＥ、、Ｅ
、同士の接続部を一方の電源接続部１とし、この電源接
続部１をｎｐｎトランジスタＱ２のベースＢ２とｐｎｐ
　トランジスタＱ４のベースＢ４に各々抵抗Ｒ２、Ｒ４
を介して接続している。また、前記ｎｐｎトランジスタ
Ｑ２とｐｎｐトランジスタＱ４のエミッタＥ、、Ｅ、同
士の接続部を使方の電源接続部２とし、この電源接続部
２をｎｐｎトランジスタＱ１のベースＢ１とｐｎｐ　ト
ランジスタＱ３のベースＢ３に各々抵抗Ｒ，，Ｒ，を介
して接続している。

さらに、前記ｎｐｎ　トランジスタＱ１とｎｐｎ　トラ
ンジスタＱ２のコレクタＣ１，Ｃ２同士の接続部を一方
の直流負荷接続部３とし、ｐｎｐトランジスタＱ、とｐ
ｎｐトランジスタＱ、のコレクタＣ３＋Ｃ４同士の接続
部？他方の直流負荷接続部４としている。

そして、このブリッジ整流回路７は、両電源接続部１．
２間に電源５を接続し、直流負荷接続部３．４間に直流
制御回路のような負荷６を接続して用いられる。

次に、このブリッジ整流口ｉ９７の動作な説明する。ま
ず、電源５の極性が、第２図（ａ）の向きになっている
場合には、ｎｐｎトランジスタＱ２のベースＢ２からエ
ミッタＥ２へ電流が流れるので、ｎｐｎトランジスタＱ
２がオンとなり、また、ｐｎｐトランジスタＱ、のエミ
ッタＥ３からベースＢ３へ電流が流れるので、ｐｎｐト
ランジスタＱ、もオンとなる。これに対し、ｎｐｎトラ
ンジスタＱ１及びｐｎｐトランジスタＱ４は、エミッタ
ーベース間が逆バイアスとなるため、ｎｐｎ　トランジ
スタＱ１及びｐｎｐトランジスタＱ４はオフとなる。

この結果、電流は、電源５から出てｐｎｐトランジスタ
Ｑ、のエミッターコレクタ（Ｅｓ　　Ｃｓ）間を通り、
負荷６を矢印方向に流れ、ｎｐｎトランジスタＱＱのコ
レクターエミッタ（Ｃ２Ｅｌ）間を流れ、電源５に戻る
。

これに対し、電源５の極性が、第２図（ｂ）の向きにな
っている場合には、ｎｐｎトランジスタＱ１のベースＢ
１からエミッタＥ１へ電流が流れるので、ｎｐｎトラン
ジスタＱ１がオンとなり、また、ｐｎｐトランジスタＱ
４のエミッタＥ４からベースＢ４へ電流が流れるので、
ｐｎｐトランジスタＱ４もオンとなる。これに対し、ｐ
ｎｐトランジスタＱ３及びｎｐｎトランジスタＱ２は、
エミ・ツタ−ベース間が逆ハイアノ、となるため、ｐｎ
ｐトランジスタＱ３及びｎｐｎトランジスタｏ２はオフ
となる。

この結果、電流は、電源５から出てｐｎｐ　トランジス
タＱ４のエミッターコレクタ（Ｅ、−Ｃ１）間を通り、
負荷６を矢印方向に流れ、ｎｐｎトランジスタＱ、のコ
レクターエミッタＣＣ，−Ｅｌ）間を流れ、電源５しこ
戻る。

したがって、電源５が交流電源の場合には、負荷６には
、余波整流された直流電流が流れる。また、電源５が直
流電源の場合には、いずれの極性で接続されても負荷６
には、一定方向の電流を供給することができる。そして
、上記の説明より明らかなように、負荷回路には、２個
のトランジスタロ工＋０４又はＱ２．Ｑｓが挿入され、
トランジスタ２個分のエミッターコレクタ間電圧に相当
する電圧降下が生じる。このエミッターコレクタ間電圧
は、トランジスタ１個当たり０　、　ｌ　Ｖｏｌｔ程度
にできるので、負荷回路の電圧降下としては、０゜Ｉ　
ＶｏｌｔＸ　２−０．２　Ｖｏｌｔ程度となる。これは
、ダイオードを用いた従来のブリッジ整流回路の電圧降
下か、１　、２　Ｖｏｌｔであるのと比較すると、非常
に小さな電圧降下となる。さらに、本発明のような構成
によれば、各トランジスタのべ一ヌ電流を電源電圧の極
性によ、って、直接にオン、オフ制御しているので、構
造か簡単になる。

第３図は、本発明の異なる実施例の回路図である。この
実施例でも、２（固のｎｐｎトランジスタＱｌ、Ｑ２と
２個のｐｎｐトランジスタＱ３．Ｑ、が、第一の実施例
と同様にブリッジ接続されている。

また、電源接続部１．２及び直流負荷接続部３゜４も、
第一の実施例と同様な位置に設けられている。しかし、
この実施例では、ベース電流を制御する手段の構成が異
なっている。すなわち、抵抗Ｒ５を介してｎｐｎトラン
ジスタＱ１のベースＢ１とｐｎｐトランジスタＱ４のベ
ースＢ、が接続されており、また、抵抗Ｒ８を介してｐ
ｎｐ　トランジスタＱ３のベースＢ３とｎｐｎトランジ
スタＱ２のベースＢ２が接続されている。

しかして、まず、電源５の極性が、第４図（ａ）の向き
になっている場合には、ｐｎｐトランジスタＱ３のエミ
ッタＥ、とｎｐｎトランジスタＱ２のエミッタＥ２との
間に電圧が印加されるので、ｐｎｐトランジスタＱ３の
エミッタＥ、からベースＢ３へ電流が流れ、さらに抵抗
ＲＩｌｌを通り、ｎｐｎトランジスタＱ２のベースＢ２
からエミッタＥ２へ流れる。従って、ｐｎｐトランジス
タＱ３とｎｐｎトランジスタＱ２だけがオンとなる。こ
の結果、電流は、電源５から出てｐｎｐ　トランジスタ
Ｑ３のエミッターコレクタ（Ｅ３−Ｃ３）間を通り、負
荷６を矢印方向に流れ、ｎｐｎトランジスタＱ２のコレ
クターエミッタ（Ｃ２−Ｅ２）間を流れ、電源５に戻る
。

これに対し、電源の極性が、第２図（ｂ）の向ぎになっ
ている場合には、ｐｎｐトランジスタＱ４のエミッタＥ
４からベースＢ４へ電流が流れ、さらに抵抗Ｒ５を通過
し、ｎｐｎ　トランジスタＱ１のベースＢ１からエミッ
タＥ１へ電流が流れる。従って、ｐｎｐトランジスタＱ
４とｎｐｎ　トランジスタＱ１のみがオンとなる。この
結果、電流は、電源５がら出てｐｎｐトランジスタＱ、
のエミッターコレクタ（Ｅ４−Ｃ，）間を通り、負荷６
を矢印方向に流れ、ｎｐｎ　トランジスタＱ工のコレク
ターエミッタ（ＣＩ−Ｅ　１）間を流れ、電源５に戻る
。

したがって、第一の実施例と同様な整流作用を果たすこ
とになり、負荷回路の電圧降下もトランジスタのエミッ
ターコレクタ間電圧の２倍となる。

［発明の効果］ 本発明によれば゛、２個のｎｐｎトランジスタと２個の
ｐｎｐ　トランジスタを用いて整流作用を営むブリッジ
整流回路を構成することかできるので、負荷回路におけ
るブリッジ整流回路による電圧降下を小さくすることが
できる。

したがって、電力損失が小さくなり、低電圧の電源にも
好適となり、従来のようにブリッジ整流回路における電
圧降下を補償させるために電圧の高い電源が必要になる
ということもなくなる。さらに、電圧降下の絶対値が小
さくなるため、電流値の変化による負荷側の電圧変化も
小さくなる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図（ａ）
　（ｂ）は同上の回路の動作説明図、第３図は本発明の
別な実施例を示す回路図、第４図（ａ）　（ｂ）は同上
の回路の動作説明図、第５図は従来の整流回路を示す回
路図、第６図は従来の極性不明な配線に対応させるため
の回路を示す回路図である。 Ｑｌ・・・第一のｎｐｎトランジスタ。Ｂｌ＋　Ｅｌ＋
Ｃ１・・・第一のｎｐｎトランジスタのベース、エミッ
タ及びコレクタ。Ｃ２・・・第二のｎｐｎ　トランジス
タ。Ｂ２ｔ　Ｅ２．　Ｃ２・・・第二のｎｐｎトランジ
スタのベース、エミ・ツタ及びコレクタ。Ｃ３・・・第
一のｐｎｐ　トランジスタ。Ｂ　３＋　Ｅ　ｓ、　Ｃｓ
・・・第一のｐｎｐトランジスタのベース、エミッタ及
びコレクタ。Ｃ４・・・第二のｐｎｐ　トランジスタ。 Ｂ４．Ｅ４、Ｃ４・・・第二のｐｎｐ　トランジスタの
ベース、エミッタ及びコレクタ。１，２用電源接続部。 ３゜４・・・直流負荷接続部。５・・・電源。 特許出願人　株式会社　ノーリツ 代理人　弁理士　中　野　雅　房

Claims (1)

【特許請求の範囲】
1. （１）第一のｎｐｎトランジスタのエミッタに第一のｐ
   ｎｐトランジスタのエミッタを接続し、第二のｎｐｎト
   ランジスタのエミッタに第二のｐｎｐトランジスタのエ
   ミッタを接続し、前記第一及び第二のｎｐｎトランジス
   タのコレクタ同士を接続し、前記第一及び第二のｐｎｐ
   トランジスタのコレクタ同士を接続して前記４つのトラ
   ンジスタをブリッジ接続し、 前記第一のｎｐｎ及びｐｎｐトランジスタのエミッタ同
   士の接続部と前記第二のｎｐｎ及びｐｎｐトランジスタ
   のエミッタ同士の接続部とをそれぞれ電源接続部とし、 前記第一及び第二のｎｐｎトランジスタのコレクタ同士
   の接続部と第一及び第二のｐｎｐトランジスタのコレク
   タ同士の接続部とをそれぞれ直流負荷接続部とし、 前記電源接続部に接続された電源が一方の極性の場合に
   、前記第一のｎｐｎトランジスタ及び第二のｐｎｐトラ
   ンジスタをオンさせると共に前記第二のｎｐｎトランジ
   スタ及び第一のｐｎｐトランジスタをオフにさせ、他方
   の極性の場合に、前記第二のｎｐｎトランジスタ及び第
   一のｐｎｐトランジスタをオンさせると共に前記第一の
   ｎｐｎトランジスタ及び第二のｐｎｐトランジスタをオ
   フにさせるように、各トランジスタのベース電流を制御
   する手段を設けたことを特徴とするブリッジ整流回路。