JPH04352015A - 位相信号伝達方式 - Google Patents
位相信号伝達方式Info
- Publication number
- JPH04352015A JPH04352015A JP3124374A JP12437491A JPH04352015A JP H04352015 A JPH04352015 A JP H04352015A JP 3124374 A JP3124374 A JP 3124374A JP 12437491 A JP12437491 A JP 12437491A JP H04352015 A JPH04352015 A JP H04352015A
- Authority
- JP
- Japan
- Prior art keywords
- phase signal
- signal
- phase
- package
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008054 signal transmission Effects 0.000 title claims description 7
- 238000000926 separation method Methods 0.000 claims abstract description 9
- 230000008878 coupling Effects 0.000 claims abstract description 7
- 238000010168 coupling process Methods 0.000 claims abstract description 7
- 238000005859 coupling reaction Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル回路を構成
する複数のパッケージ間のインタフェースにおける信号
処理用の位相信号の供給に関し、特に、複数の異なった
位相信号を一本の信号線で伝達する位相信号伝達方式に
関する。
する複数のパッケージ間のインタフェースにおける信号
処理用の位相信号の供給に関し、特に、複数の異なった
位相信号を一本の信号線で伝達する位相信号伝達方式に
関する。
【０００２】
【従来の技術】従来、この種の位相信号伝達方式は、図
３に示すように、第１パッケージ１において、クロック
信号９が第１カウンタ部３に入力されると、クロック信
号９の整数ｎ分の１のパルス信号である第１の位相信号
１０が第１カウンタ部３から出力される。そして、この
第１の位相信号１０は、第２パッケージ２に伝達される
。また、第１の位相信号１０は、第２カウンタ部４に入
力され、前記第１の位相信号１０の整数ｍ分の１のパル
ス信号である第２の位相信号１１が、第２カウンタ部か
ら出力される。そして、この第２の位相信号１１は、第
２パッケージ２に伝達される。したがって、第１パッケ
ージから第２パッケージに位相信号を伝達するのに、位
相線の数だけ信号線が必要であった。
３に示すように、第１パッケージ１において、クロック
信号９が第１カウンタ部３に入力されると、クロック信
号９の整数ｎ分の１のパルス信号である第１の位相信号
１０が第１カウンタ部３から出力される。そして、この
第１の位相信号１０は、第２パッケージ２に伝達される
。また、第１の位相信号１０は、第２カウンタ部４に入
力され、前記第１の位相信号１０の整数ｍ分の１のパル
ス信号である第２の位相信号１１が、第２カウンタ部か
ら出力される。そして、この第２の位相信号１１は、第
２パッケージ２に伝達される。したがって、第１パッケ
ージから第２パッケージに位相信号を伝達するのに、位
相線の数だけ信号線が必要であった。
【０００３】
【発明が解決しようとする課題】上述した従来の位相信
号伝達方式は、位相信号を複数本伝達する場合、第１パ
ッケージと第２パッケージ間の入出力端子もこれに比例
して複数本必要となり、パッケージ間の配線の増加等に
より複雑化するという問題点があった。特に、パッケー
ジ入出力端子数が少ない場合、端子数不足という問題点
があった。
号伝達方式は、位相信号を複数本伝達する場合、第１パ
ッケージと第２パッケージ間の入出力端子もこれに比例
して複数本必要となり、パッケージ間の配線の増加等に
より複雑化するという問題点があった。特に、パッケー
ジ入出力端子数が少ない場合、端子数不足という問題点
があった。
【０００４】本発明の目的は、第１パッケージ内の複数
の異なった位相信号を、一本の信号線により、第２パッ
ケージ内に伝達することにある。
の異なった位相信号を、一本の信号線により、第２パッ
ケージ内に伝達することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、クロック信号を入力し、クロック信号の
整数ｎ分の１のパルス信号である第１の位相信号を出力
する第１カウンタ部と、第１の位相信号を入力し、第１
の位相信号の整数ｍ分の１のパルス信号である第２の位
相信号を出力する第２カウンタ部と、第１の位相信号と
第２の位相信号を入力し、第３の位相信号を出力する結
合部とから構成されている第１パッケージと、第３の位
相信号とクロック信号を入力し、第１の位相信号と第２
の位相信号を出力する分離部を含む第２パッケージとを
設けたものである。
に、本発明は、クロック信号を入力し、クロック信号の
整数ｎ分の１のパルス信号である第１の位相信号を出力
する第１カウンタ部と、第１の位相信号を入力し、第１
の位相信号の整数ｍ分の１のパルス信号である第２の位
相信号を出力する第２カウンタ部と、第１の位相信号と
第２の位相信号を入力し、第３の位相信号を出力する結
合部とから構成されている第１パッケージと、第３の位
相信号とクロック信号を入力し、第１の位相信号と第２
の位相信号を出力する分離部を含む第２パッケージとを
設けたものである。
【０００６】
【実施例】次に、本発明について、図面を参照して説明
する。図１は本発明の一実施例のブロック図である。
する。図１は本発明の一実施例のブロック図である。
【０００７】第１パッケージ１において、クロック信号
９が第１カウンタ部３に入力されると、クロック信号９
の整数ｎ分の１（図２では、ｎ＝４）のパルス信号であ
る第１の位相信号１０が第１カウンタ部３から出力され
る。そして、この第１の位相信号１０は、第２カウンタ
部４の入力端と結合部５に設けられたアンド回路５１の
一方の入力端に加えられる。その結果、第２カウンタ部
４の出力端には、前記第１の位相信号１０の整数ｍ分の
１（図２では、ｍ＝３）のパルス信号である第２の位相
信号１１が得られ、この信号は、結合部５に設けられた
否定回路５２を介して、アンド回路５１の他方の入力端
に加えられるので、アンド回路５１から第３の位相信号
１２が出力される。
９が第１カウンタ部３に入力されると、クロック信号９
の整数ｎ分の１（図２では、ｎ＝４）のパルス信号であ
る第１の位相信号１０が第１カウンタ部３から出力され
る。そして、この第１の位相信号１０は、第２カウンタ
部４の入力端と結合部５に設けられたアンド回路５１の
一方の入力端に加えられる。その結果、第２カウンタ部
４の出力端には、前記第１の位相信号１０の整数ｍ分の
１（図２では、ｍ＝３）のパルス信号である第２の位相
信号１１が得られ、この信号は、結合部５に設けられた
否定回路５２を介して、アンド回路５１の他方の入力端
に加えられるので、アンド回路５１から第３の位相信号
１２が出力される。
【０００８】第２パッケージ２において、第３の位相信
号１２は、分離部６に設けられた第３カウンタ部７に加
えられ、第３カウンタ部７にクロック信号９を加えるこ
とにより、第３カウンタ部７から第１の位相信号１３が
出力される。また、第３の位相信号１２が、分離部６に
設けられた否定回路６２を介して、アンド回路６１の一
方の入力端に加えられ、第１の位相信号１３が、アンド
回路６１の他方の入力端に加えられることにより、アン
ド回路６１から第２の位相信号１４が出力される。
号１２は、分離部６に設けられた第３カウンタ部７に加
えられ、第３カウンタ部７にクロック信号９を加えるこ
とにより、第３カウンタ部７から第１の位相信号１３が
出力される。また、第３の位相信号１２が、分離部６に
設けられた否定回路６２を介して、アンド回路６１の一
方の入力端に加えられ、第１の位相信号１３が、アンド
回路６１の他方の入力端に加えられることにより、アン
ド回路６１から第２の位相信号１４が出力される。
【０００９】したがって、第１パッケージ内の第１の位
相信号１０及び第２の位相信号１１が、第３の位相信号
１２を伝達する一本の信号線を介して、第２パッケージ
内に伝達されることになる。
相信号１０及び第２の位相信号１１が、第３の位相信号
１２を伝達する一本の信号線を介して、第２パッケージ
内に伝達されることになる。
【００１０】図２は、図１の動作を説明するタイミング
チャートである。
チャートである。
【００１１】
【発明の効果】以上説明したように、本発明は、第１パ
ッケージに結合部を設け、第２パッケージに分離部を設
けたので、第１パッケージから第２パッケージに２種類
の信号を伝達するのに、一本の信号線を設けるだけでよ
いという効果が得られる。
ッケージに結合部を設け、第２パッケージに分離部を設
けたので、第１パッケージから第２パッケージに２種類
の信号を伝達するのに、一本の信号線を設けるだけでよ
いという効果が得られる。
【図１】本発明の一実施例のブロック図である。
【図２】本発明の一実施例の動作を説明するタイミング
チャートである。
チャートである。
【図３】従来の位相信号伝達方式を示す図である。
１ 第１パッケージ
２ 第２パッケージ
３ 第１カウンタ部
４ 第２カウンタ部
５ 結合部
６ 分離部
５１，６１ アンド回路
５２，６２ 否定回路
７ 第３カウンタ部
９ クロック信号
１０，１３ 第１の位相信号
１１，１４ 第２の位相信号
１２ 第３の位相信号
Claims (2)
- 【請求項１】クロック信号を入力し、クロック信号の整
数ｎ分の１のパルス信号である第１の位相信号を出力す
る第１カウンタ部と、第１の位相信号を入力し、第１の
位相信号の整数ｍ分の１のパルス信号である第２の位相
信号を出力する第２カウンタ部と、第１の位相信号と第
２の位相信号を入力し、第３の位相信号を出力する結合
部とから構成されている第１のパッケージと、第１パッ
ケージから出力された第３の位相信号とクロック信号を
入力し、第１の位相信号と第２の位相信号を出力する分
離部を含む第２パッケージとからなる位相信号伝達方式
。 - 【請求項２】結合部が否定回路とアンド回路から構成さ
れており、分離部が否定回路，アンド回路，及び，第３
カウンタ部から構成されている請求項１記載の位相信号
伝達方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3124374A JP2845639B2 (ja) | 1991-05-29 | 1991-05-29 | 位相信号伝達方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3124374A JP2845639B2 (ja) | 1991-05-29 | 1991-05-29 | 位相信号伝達方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04352015A true JPH04352015A (ja) | 1992-12-07 |
| JP2845639B2 JP2845639B2 (ja) | 1999-01-13 |
Family
ID=14883821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3124374A Expired - Fee Related JP2845639B2 (ja) | 1991-05-29 | 1991-05-29 | 位相信号伝達方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2845639B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02112342A (ja) * | 1988-10-21 | 1990-04-25 | Nec Corp | フレーム重畳クロック分配装置 |
-
1991
- 1991-05-29 JP JP3124374A patent/JP2845639B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02112342A (ja) * | 1988-10-21 | 1990-04-25 | Nec Corp | フレーム重畳クロック分配装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2845639B2 (ja) | 1999-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63228206A (ja) | クロツク分配方式 | |
| JPH04352015A (ja) | 位相信号伝達方式 | |
| EP0445880B1 (en) | Write-acknowledge circuit comprising a write detector and a bistable element for four-phase handshake signalling | |
| US6430198B1 (en) | Apparatus and method of reducing packet length count processing | |
| JPS63122311A (ja) | 多相クロツク信号発生回路 | |
| JP3882300B2 (ja) | シリアルデータ保持回路 | |
| JPS62263733A (ja) | デ−タ伝送方式 | |
| JPH0433153A (ja) | マイクロコンピュータのシリアル通信回路 | |
| JPH0530069A (ja) | 制御信号伝送方式 | |
| JPH11145298A (ja) | Ｌｓｉの機能ブロック間におけるデータ送受信システム | |
| JPS59138147A (ja) | デ−タ伝送装置 | |
| JPH0414339A (ja) | 端末装置 | |
| JPH03292256A (ja) | 電子連動装置 | |
| JPH02246651A (ja) | データ伝送方式 | |
| JPH0374951A (ja) | 同期化回路 | |
| JPH031610A (ja) | 信号検出回路 | |
| JPH04142140A (ja) | 信号分配制御回路 | |
| JPS60108954A (ja) | デ−タ選択転送方式 | |
| JPS6491182A (en) | Transfer circuit | |
| JPH035863A (ja) | デジタルシステム | |
| JPH04172833A (ja) | バス伝送方式 | |
| JPH03187544A (ja) | 同期処理ｌｓｉインタフェース方式 | |
| JPH03158041A (ja) | データ多重転送方式 | |
| JPS61287298A (ja) | いもづる接続方式 | |
| JPS62164333A (ja) | デ−タ伝送回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |