JPS62263733A - デ−タ伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　要〕 複数のデータを複数の伝送路に伝送する際に、その伝送
タイミングをずらすことにより、複数のに児曹ＩＶ↓＋
Ｉ↓　Ｚ　、コ−ｈ小此閂赤ｌレバＨｌ　　＞　　＋ｉ
カ′太異ならせるようにした。これにより、複数のデー
タの伝送路においてデータが同時に変化することがなく
なるので、他のデータ線或いはアドレス線等にクロスト
ークの影響を与えることがなくなる。

〔産業上の利用分野〕

本発明はパラレルに配列された複数の伝送路上をデータ
が伝送する場合のクロストークを低減したデータ伝送方
式に関する。

〔従　来　技　術〕

パラレルに配線された伝送路上において同時に複数の信
号が変化すると各伝送路間にその変化による電磁誘導に
よりクロストークが生ずる場合がある。例えば、第４図
に示すように送信データがデータ４ｍ１，２，３，４．
を介してデータドライバ５，６，７，８．に入力され、
このデータドライバ５，６，７．８の駆動により伝送路
９．１０゜１１．１２にデータＤ　ｏ、　Ｄ　ｌ＋　Ｄ
　ｚ、Ｄ　ｓがそれぞれ出力され伝送路９，１０，１１
．１２上のデータがクロック信号ＣＬの立下りエツジで
レジスタ１３にラッチされる。レジスタ１３の出力は受
信データとしてそれぞれデータ線１４，１５．１６゜１
７を介して受信側の装置の内部に入力する。このような
送受信回路において、データドライバ５゜６．７．８に
はこれらをイネーブルするためのタイミング信号Ｔ、が
共通に加えられる。すなわち、データドライバ５，６，
７．８がイネーブルされたときのみ、データ線１，２，
３．４のデータが伝送路９．１０，１１．　１２にそれ
ぞれ論理的に伝送される。

第４図に示した従来の送受信回路のタイムチギートを第
５図に示す。送信データＯの時は、データ線１，２，３
．４上のデータはＯであり、タイミング信号Ｔ１が１の
ときデータドライバ５，６゜７．８がイネーブルされ、
その出力のＤｏ　、Ｄ＋　。

Ｄｚ　、Ｄ３．はそれぞれＯとなる。すなわち、０の送
信データがタイミング信号Ｔ１の到来によりデータドラ
イバ５，６，７．８を介して伝送路９゜１０．１１．１
２に現れる。そしてクロックＣＬの立ち下がりでレジス
タ１３に送信データＯが取り込まれ、受信データとなる
。次のタイミングで送信データ１が送られてくる。この
時データ線１のデータＤ。はｌであり他のデータＤ、、
Ｄ２　。

Ｄ３は０となる。そしてこの伝送路上の１’　０００の
データ、つまり送信データ１はクロックＣＬの立下がり
によってレジスタ１３に取り込まれ受信データｌとなる
。

以下同様に送信データが１６進で３．　７．　　Ｆが加
えられる時、伝送路上にはそれぞれデータＤｏ。

Ｄ、　、　Ｄ、、　Ｄ３が１１００．１１１０．１１１
１の各データが伝送され、クロック信号ＣＬの立下がり
の到来とともにレジスタ１３に受信データとして３，７
．Ｆが取り込まれる。伝送路９゜１０．１１，１２．に
送信データＦ、即ちデータＤｏ　、Ｄ＋　、Ｄｚ　、Ｄ
３が１１１１のデータが加えられた時、伝送路は４本と
も揃って０から１に変化する。このため、駆動能力の大
きなデータドライバ５，６，７．８を使用した信号線は
データ線上で他の信号に与える影響即ちクロストークが
大きくなる。すなわち、同じタイミングでＯから１に信
号が変化する場合で、そのように同時に変化する信号の
数が多い時にはその影響力も大きい。

特に入力信号として１６進でＦが加えられた場合のよう
にすべての伝送路が同時に変化するような場合には誤動
作を招くことがある。このようにデータバスにおける信
号が同時に変化した場合には、このクロストークによる
他のデータバスに対する影響に加えて、他のアドレス線
、制御線やクロック線へのクロストークは、レジスタの
内容を変えてしまうことがある。例えばこのクロストー
クは隣接するアドレスバスに信号の影響が及ぶ場合があ
り、この場合にはＲＯＭやＲＡＭ等のアドレスが異なっ
てしまうために、大きな誤動作を生ずることになり、時
には発振する場合もある。

従来はこのような誤動作の防止対策として伝送路を各々
シールドしたり、伝送路の間隔を広げたり、又は影響を
受ける側にコンデンサを入れてクロストークの削減等を
行っていた。

〔発明が解決しようとする問題点〕

しかしながら、上述のように伝送線路のシールド化や線
の間隔を広げることは伝送線が太くなるために、高集積
化にあたっては妨げとなり、また影響を受ける場所にコ
ンデンサ等を挿入する対策では、その時々により影響さ
れる場所が変わるような場合において完全な対策とはな
っていないという問題があった。

本発明は上記従来の欠点に迄みてなされたものであり、
集積度を落とすことなく、かつあらゆる場所において、
伝送線路間のクロストークの防止を行うことを目的とす
る。

〔問題点を解決するための手段〕

第１図は本発明の送受信回路の原理を示すものであり、
第４図と同一箇所には同一番号を付する。

データ線１，２，３．４を２つに分割し、データ′！ｆ
Ａ１，２に対してはタイミング信号Ｔ、をデータドライ
バ５，６に入力し、データ線３，４に関してはタイミン
グ信号Ｔ２を遅延回路１８を介してデータドライバ７．
８に加えるようにする。そしてデータドライバ５，６及
び７．８の動作タイミングを遅延回路１８の遅延量だけ
異ならせることにより伝送路間の信号の変化のタイミン
グをズラせるようにする。

〔作　　　用〕

データドライバ５，６とデータドライバ７．８のイネー
ブルになるタイミングが遅延回路１８によって所定の遅
延時間だけズラされるので、データ線１，２，３．４に
おいてデータが同時に変化した場合であっても、伝送路
９．１０と１１゜１２との間においては若干タイミング
がズして変化するので、データ線間あるいは特に他のア
ドレス線や制御線等の隣接する線に対してのクロストー
クを低減することができる。

〔発明の実施例〕

以下図面を参照して本発明の１実施例を詳細に説明する
。

第１図に示した本発明の原理構成図の動作を、第２図に
示したタイミングチャートに従って説明する。

まず、第２図のタイミングチャートにおいて、送信デー
タ０が加えられた時はデータ線１，２゜３．４は全て０
であるから同一のタイミングでの伝送線上の信号線の変
化はない。次に送信データ１が加えられた時は、データ
′ｆｆＡｌ、２，３．４は１０００となるのでデータ線
１のみが０がら１に変化するだけである。そこで、第１
のタイミング信号Ｔ、がＯから１に立上るとき、データ
ドライバ５がイネーブルされて、データ線１の０から１
への変化がデータＤ０の変化として伝送路９に伝えられ
る。ところがデータ線２，３．４には変化がないので、
伝送路間のクロストークは問題とはならない。次に送信
データ３が加えられた時は、それぞれデータ線１及びデ
ータ線２のみが逐次に０から１に変化するだけであるの
で、第１のタイミング信号Ｔ、がＯから１に立上るとき
、データドライバ５，６がイネーブルされ、データ線１
゜２の０から１への変化がそれぞれＤｏとり、の変化と
して伝送路９，１０に伝送される。ところがデータ線３
．４は変化がないのでタイミング信号Ｔ２によってデー
タドライバ７．８がイネーブルされてもクロストークの
影響を生じない。

次に、送信データとして１６進で７が加えられた時には
、データ線１，２におけるデータはタイミング信号Ｔ１
によってイネーブルされるとデータＤ、、Ｄ、はタイミ
ング信号Ｔ、の立上がりエツジにおいてデータドライバ
５，６によってＯから１に駆動される。しかし、データ
線３上のデータはタイミング信号Ｔ２の立上りエツジに
よってデータドライバ７をイネーブルにすることによっ
て駆動されるので、伝送路９，１０．ｌ’ｌ上における
データＤ、、Ｄ、の立上りとデータＤ２の立上りとはタ
イミング信号Ｔ、とＴ２の差だけ、すなわち言い換えれ
ば遅延回路１８の遅延量分だけ異なり、データＤ２の立
上りは、データＤ、、Ｄ。

の立上りより遅れることになる。そして、クロックＣＬ
が到来したときに送信したデータすなわち１６進で７　
　（（Ｄｏ　、、Ｄ＋　、Ｄｚ、Ｄ３　）＝（１，１，
１，・０））が受信側のレジスタ１３にセットされるの
である。この場合伝送路１１゜１２におけるデータＤ２
．Ｄ、の変化のタイミングはデータＤ。、Ｄｌのそれら
より遅延回路１８の遅延時間だけ遅れ、一方クロックＣ
Ｌの立下りのタイミングは変化しないので、レジスタ１
３に対するデータフのセットアツプ時間は、データＤ２
の立上りからクロックＣＬの立下りまでによって決まる
ので、第５図に示した従来のデータＤ０゜Ｄ、の立上り
からクロックＣＬの立下りで決まったセットアツプ時間
よりも若干短くなる。しかし、通常レジスタ１３のセッ
トアンプ時間は若干の余裕をもって設計されているので
、セントアップ時間が若干短くなった程度では、レジス
タ１３に対してのデータの格納にあたって誤動作が生じ
ることはない。

そして、レジスタ１３のホールド時間は第２図に示した
ようにり西ツクＣＬの立下りからデータＤ、、Ｄ、の立
下りまでの間隔であり、第５図に示した従来の場合の時
間と同一である。従って、セントアップ時間もホールド
時間もレジスタ１３の規格を満足するようにしてあれば
クロックＣＬの立下りにおいて送信データ７がレジスタ
１３に゛正確にセットされ受信データとして、受信側の
他の回路に転送される。

次に送信データが１６進でＦとして到来した時にはデー
タＤ０〜Ｄ３まで同時にＯから１に変化するのでもっと
もクロストークが起こりやすい状況となる。しかし、本
発明ではデータ線１．２上のデータがタイミング信号Ｔ
１によってデータドライバ５，６をイネーブルすること
により伝送路９゜１０にまずデータＤ、、Ｄ、としてそ
の変化が生ずる。そして、データ線３，４上のデータの
論理ｌが入力しても、遅延回路１８による所定の遅延を
受けたタイミング信号Ｔ２によりデータドライバ７．８
がイネーブルされてデータ伝送路１１゜１２上にデータ
Ｄ２．Ｄ３としてＯから１への変化が伝播する。

従って、データ伝送路上においてはデータ伝送路９，１
０，１１．１２がともに０から１に変化するのであるが
、その変化するタイミングについてみると、データＤｏ
、Ｄ＋　の変化はタイミング信号Ｔ、に決まり、データ
Ｄ２．Ｄ３の変化はタイミング信号Ｔ２の立上りで決ま
る。従ってデータＤ！、１：ｈはＤｏ、Ｄ＋よりも遅延
回路１８の遅延時間に等しい所定量だけ遅れて立上がる
ことになる。このことは、データ伝送路上においてデー
タＤｏ　、Ｄ＋　、Ｄｚ　、Ｄｚが同一タイミングで０
から１に変化することが防止できることを意味している
。しかし、この場合においてもデータＤ２．Ｄ、のセッ
トアツプ時間は遅延回路１８における遅延量分だけ短く
なるが、前記と同様にレジスタ１３のセットアツプ時間
にはマージンをもって設計されているので所定の範囲の
セットアツプ時間の減少はレジスタ１３に対する誤動作
を生ずることはない。またデータＤ２．Ｄ３が１から０
に変化するタイミングもデータＤｏ、ＤＩが１から０に
変化するタイミングよりも遅れるので、お互いのクロス
トークの影響は減少する。即ち、データ線が同時にＯか
ら１あるいは１から０に変化する場合もデータ伝送路上
のデータＤｏ　、Ｄｌ。

とデータＤ２．Ｄ：ｌはタイミングが異なって変化する
ので隣接するアドレス線、コントロール線等へのクロス
トークの影響を抑制することができる。

第３図は、ＭＰＵ、ＲＯＭ、ＲＡＭ等がデータドライバ
ＤＶを介してバスを通ってレジスタＲＥＧを介して対応
するＩｌｏに接続されている場合を示す。

このシステムにおいて、データドライバ５０にはＭＰＵ
、ＲＯＭ、ＲＡＭから送信データが到来し伝送路を介し
てレジスタ１３０に受信データとして受信されレジスタ
１３０の出力はＩ１０入出力ターミナル１３１へ送られ
るものである。このようなシステムにおいてバス上のデ
ータの部分集合間で変化するタイミングが、遅延回路に
よってデータドライバ５０のイネーブルのタイミングを
遅延させることによって若干ずらされれば、データバス
の変化が例えばアドレスバス等へクロストークとして生
ずることが回避できることになる。

〔発明の効果〕

本発明は、複数のデータ線が駆動能力の大なるデータド
ライバを介して複数の伝送路に接続されている場合、デ
ータ線上で信号が同一タイミングで変化した場合でもデ
ータ伝送路上においては、その信号の変化のタイミング
を若干ずらすことができる。これにより、データ伝送路
、アドレス線あるいはコントロール線におけるクコスト
ークを防止することができ、シールド等を必要としない
ので集積度を向上できるという効果がある。

【図面の簡単な説明】

第１図は本発明の原理を示す送受信回路のブロック図、 第２図は第１図に示した送受信回路のタイミング図、 第３図は送受信伝送システムを示すプロ、り図、第４図
は従来の送受信回路の回路図、 第５図は第４図の従来の回路の動作タイミングを示すタ
イミング図である。 １〜４・・・送信データ、 ５〜８・・・データドライバ、 ９〜１２・・・伝送路、 １３・・・受信用レジスタ、 １４〜１７・・・受信データ、 １８・・・遅延回路、 Ｔ、、Ｔ２　・・・タイミング信号。 特許出願人　　　　冨士通株式会社 送受侶伝道システム２示ｊブロック図 第３　区

Claims (1)

1. 【特許請求の範囲】 複数のデータをそれぞれ対応する複数の伝送路に伝達す
   るドライバ手段と、 該ドライバ手段の動作タイミングを制御するタイミング
   制御手段と、 該タイミング制御手段の出力信号の一部を遅延する遅延
   手段とからなり、 前記複数の伝送路に伝達されるデータの時間変化のタイ
   ミングを異ならせることを特徴とするデータ伝送方式。