JPH0434956A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0434956A
JPH0434956A JP13976090A JP13976090A JPH0434956A JP H0434956 A JPH0434956 A JP H0434956A JP 13976090 A JP13976090 A JP 13976090A JP 13976090 A JP13976090 A JP 13976090A JP H0434956 A JPH0434956 A JP H0434956A
Authority
JP
Japan
Prior art keywords
package
lead
outer lead
projections
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13976090A
Other languages
English (en)
Inventor
Tetsuo Fukamachi
深町 哲生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP13976090A priority Critical patent/JPH0434956A/ja
Publication of JPH0434956A publication Critical patent/JPH0434956A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体装置におけるアウターリードを支持す
るパッケージの構造に関するものである。
(従来の技術) 半導体装置のパッケージは、セラミック、メタル、ガラ
ス、プラスチックの4つ材料を利用している。半導体装
置がトランシタからIC,LSIさらに超LSIへと進
歩していく中で、パッケージ構造の変化もめざましく、
その構造も単に上述の4つ材料をそれぞれ用いた4構造
では分類しきれず、各種の材料や構造が入り組んだ複雑
なものになっている。しかし、基本的には、大半が素子
を収納したパッケージと、パッケージ内部の半導体素子
(以下、チップという)と外部回路とを接続する外部端
子を備え、パッケージにこの外部端子が支持される構造
を有している。
代表的には、セラミックパッケージにリードフレームを
固定し、リードフレームの内部リード先端をパッケージ
内のチップとボンディングワイヤで結合し、リードフレ
ームの他端の外部端子、即ち、アウターリードはパッケ
ージ外へ導出され外部回路に接合されるような、いわゆ
るサーデイツプタイプのパッケージがある。また、リー
ドフレームに、チップを載置し、アウターリード以外を
エポキシなどの樹脂で封止したプラスチックパッケージ
があり、同じ樹脂封止したものでもチップをポリイミド
などの樹脂テープに搭載してなるテープキャリアタイプ
パッケージなどが従来から知られている。
上述のように、テープキャリア方式(TAB)を用いる
にしても、あるいは第3図に示すリードフレームを用い
るにしても、IC,LSIなどの半導体装置の高密度化
、高集積化が進むにつれて外部端子となるアウターリー
ドの数はチップ上の電極パッドの数と伴に増えて来てい
る。半導体装置の大きさは端子の数に比例していくらで
も大きくできるものではなく、むしろ小型化が開発の方
向であるので、アウターリードなどの端子の大きさを小
さくすることがこれからの技術開発の方向である。現在
では、前記第3図のリードフレーム4の寸法は、次のと
おりである。まず、リードフレームの素材になる銅板や
Fe−42Ni合金板等の板厚は、0.15m+程度で
あり、インナーリード6やアウターリード2は0.07
5〜0.15m+程度の幅を持っている。リード間隔は
、インナーリード6が0.075〜0.15++e程度
であり、アウターリード2が1.0〜1.27m程度で
ある。なお、チップが搭載されるベット部5は、6X6
m位である。このように。
リードフレーム等が薄くかつ細くなる傾向が続いていく
中で問題になるのは、パッケージ側面から取り出される
アウターリードの機械的強度である。
パッケージ側面から取出されるアウターリードは。
それ自身の強度しかなく、リード曲がりが発生し易いと
いう問題がある。リードフレームのリードは普通断面円
形ではなく、板状であるのが普通であるので、たとえば
パッケージを水平に置いたときに、アウターリードは、
水平方向の力に対して弱く、リード曲がり以前に切断し
てしまう可能性がある。勿論垂直方向の力に対しても格
別強いわけではなく少しの力でリード曲げが生ずる。リ
ードの強度は、長さ、厚さおよび幅等に関係があり、と
くに長さについては、リードが長い程外力に対して弱く
なるのは力学的に当然のことである。
ところで、パッケージから導出したアウターリードは、
その実装方法によって種々の形に加工される。半導体装
置をプリント基板などに実装する場合には、半導体装置
の接続端子であるアウターリードをプリント基板の表面
に接触させて固定する表面実装と、プリント基板にアウ
ターリードを貫通させて固定する挿入実装とが一般に知
られている。
そして、前記の表面実装に用いられる半導体装置として
は、たとえば、パッケージの外部に突出される複数のリ
ードの先端部をパッケージの底部側に折り曲げた、いわ
ゆるPLCC(PQastic  LeadedChi
p  Carrier)型があり、一方、挿入実装に用
いられる半導体装置としては、たとえば、パッケージの
両側面に2列に突出される複数のリードを実装面側に直
線的に折り曲げて構成されるD几(DuaQ−in L
ine)もしくはDIP(DuaNiniine Pa
ckage)型などがある。二、三の例を示すと、第6
図は、表面実装用PLCC型(Pffiastic  
Leaded Chip  Carriertype)
のsopパッケージとQFPパッケージが示されている
。どちらもアウターリードは、パッケージ側面から水平
に導出し、中央部は垂直にパッケージ底部まで曲げられ
てから、先端部を再び水平にパッケージと反対方向に曲
げる直す(第6図(e)参照)構造になっている。SO
2型は、リードがDIP型と同様に二列に配置している
が、QFP型は、パッケージの四方にリードの列がある
。第7図は、やはりPLCC型のSOJ型パッケージと
QFJ型パッケージが示されている。どちらもアウター
リードは、パッケージ側面から垂直に曲げられパッケー
ジ底部でパッケージ側に内方へ曲げられその先端はこの
底部に当接する構造になっている。SOJ型はリード列
が二列、QFJ型は四列ある。第8図は、DIL型のZ
IP型パッケージを示している。アウターリードはパッ
ケージ側面から水平に曲げられ、また先端で元の水平に
戻る構造になっている。リード交互に曲げ方向が異なる
ので、リード群が二列形成されることになる。また、基
板に実装するときは、基板にアウターリードを貫通さら
て固定する。第9図は1本来のDIPタイプパッケージ
である。
(発明が解決しようとする課題) 前述のように、パッケージ側面から導出したアウターリ
ードには、機械的衝撃に弱いという問題があった1本発
明は、このような事情によってなされたものであり、パ
ッケージ側面から導出したアウターリードをパッケージ
で保護し、アウターリードの強度を向上させてリードの
曲りないしは破損を防止した半導体装置を提供すること
を目的としている。
〔発明の構成〕
(11題を解決するための手段) 半導体素子と、この半導体素子を収納したパッケージと
、このパッケージから導出したアウターリードとを備え
た半導体装置に関するものであり、前記パッケージ上に
、アウターリードを挟むように、突起を形成したことを
特徴としている。
突起は、必要に応じてアウターリードの上下にも配置し
てよい。
(作 用) パッケージに形成した突起は、アウターリードを保護し
、機械的強度を向上させる。
(実施例1) 本発明の一実施例を図面を用いて説明する。
第1図(a)、 (b)、 (c)は1本発明の実施例
1の半導体パッケージの要部斜視図、第1図(b)は。
その平面図、第1図(c)はその正面図である。第1図
は、アウターリードがパッケージの二側面から導出され
ており、二側のリード群からなるSOP型パッケージで
ある。パッケージ3はエポキシ、シリコーンなどの樹脂
封止体であり、たとえば、低圧トランスファモールド法
で形成される。その際に、キャビティに突起1が形成す
るような空間を設け、このトランスファモールド法でパ
ッケージが形成されるときに一体的に突起1を同時に形
成する。第1図(a)に示すように、二つの突起が一つ
のアウターリード2をはさむように配置している。図で
は、リードは突起に密着しているが、多少余裕があって
も作用効果に差異はない。アウターリード2は、パッケ
ージ3の側面中央から水平に導出され中途で下方へ折り
曲げられ先端付近でパッケージ底部と同じ高さになるよ
うにする。
この突起は殆んどアウターリードを囲み、先端部のみが
露出されている。
この突起によって、アウターリードは、左右からの外力
に対して保護される。アウターリードは上下方向の外力
の影響も受けるが、これを防ぐにはアウターリード上下
にも突起を形成することも本発明の技術範囲に含まれる
。しかし、樹脂モールドをするときに、上下左右に突起
を同時に形成することは非常に繁雑な工程になる。
(実施例2) つぎに、実施例2を第2図(a)、 (b)、 (e)
を用いて説明する。第2図(a)はZIP型パッケージ
の平面図、(C)は正面図、(b)はリードのある側面
図である。このパッケージは、エポキシなどの樹脂を、
たとえばトランスファモールド法でモールドしてなる。
アウターリードは、パッケージ側面中央から一列で導出
される。水・平に導出したアウターリードは、水平状態
からすぐ表面又は底面へ折れ曲り、この表面又は底面に
沿って導出されるが、各アウターリードは、交互に反対
方向の表面又は底面へ折れ曲るので、二側のリード列が
できる。ここでは、突起は側面中央から折れ曲がって表
面又は底面へ沿いはじめるまでアウターリードを保護し
ている。
本発明は、従来技術としての機能を損なう事なく、半導
体装置のアウターリードをパッケージに設けた突起1に
よって保護し、その結果アウターリードの曲り強度を向
上させることができる。
ここで、アウターリードの曲り強度を向上させることが
できる理由を説明する。第4図のように、突起がない状
態でアウターリード先端(A点)にFRの力を加えると
リードが変形するとした場合、この力の働きをモーメン
ト(M)で表わすと、リードの露出部分(すなわちアウ
ターリード)の長さOAをRとすると、M=FR−Rと
なる。したがって、FRは、M/Rとなる。突起1でア
ウターリード2を保護したときに、A点にFの力を加え
てアウターリードを変形させるとする。アウターリード
の突起で覆われていない部分の長さをrとすると、F=
M/rとなる。突起を設けたときと設けないときのリー
ド強度比F=M/F、は、R/rとなる。このリード強
度比F=M/FRは縦軸に、リードの露出部分の長さr
を横軸にとってグラフを作成すると、第5図のように示
される。このグラフによるとrが零すなわちリードが突
起から露出しない場合だと、リード強度比は無限大とな
り、パッケージの強度となる。rが0.5Hになると、
リード強度比F/FRは2となり突起のない場合に比較
して2倍の強度を持つことになる。
本発明は、樹脂封止型半導体装置に限らず、たとえば、
セラミックパッケージにも適用できる。
さらに、TAB方式のパッケージにも当然適用できる。
〔発明の効果〕
以上のように、本発明は、パッケージに突起を設けるこ
とによってアウターリードを保護し。
その結果アウターリードの曲り強度を向上させることが
できる。
【図面の簡単な説明】
第1図(a)は、本発明の実施例1による半導体パッケ
ージの要部斜視図、第1図(b)は、その平面図、第1
図(C)は、その正面図、第2図(a)は、実施例2の
半導体パッケージの平面図、第2図(b)は、その正面
図、第2図(c)は、その側面図、第3図は、リードフ
レームの要部平面図、第4図は、本発明の突起とアウタ
ーリードを含むパッケージの要部平面図、第5図は、リ
ードの露出部分の長さとリード強度比の関係を示す特性
図、第6図(a)は、従来のSoP型パッケージの平面
図、第6図(b)は、その側面図、第6図(C)は、そ
の正面図、第6図(d)は、その要部正面図、第6図(
e)は、従来のQFP型パッケージの平面図、第7図(
a)は、従来のSOJ型パッケージの平面図、第7図(
b)は、側面図、第7図(C)は、その正面図、第7図
(d)は、従来のQFJ型パッケージの平面図、第8図
(a)は、従来のZIP型パッケージの平面図、第8図
(b)は、その正面図、第9図(a)は、従来のDIP
型パッケージの平面図、第9図(b)は、その正面図で
ある。 1・・・突起、       2・・・アウターリード
。 3・・・パッケージ、    4・・・リードフレーム
、5・・・ベツド部、     6・・・インナーリー
ド。 (8733)  代理人 弁理士 猪 股 祥 晃(ほ
か1名)第1図 第4図 第2図 第 図 第 図 第 図 (a) 第 図

Claims (1)

    【特許請求の範囲】
  1.  半導体素子と、この半導体素子を収納したパッケージ
    と、このパッケージから導出したアウターリードとを備
    えた半導体装置において、前記パッケージ上に突起を設
    け、この突起間にアウターリードを形成したことを特徴
    とする半導体装置。
JP13976090A 1990-05-31 1990-05-31 半導体装置 Pending JPH0434956A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13976090A JPH0434956A (ja) 1990-05-31 1990-05-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13976090A JPH0434956A (ja) 1990-05-31 1990-05-31 半導体装置

Publications (1)

Publication Number Publication Date
JPH0434956A true JPH0434956A (ja) 1992-02-05

Family

ID=15252752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13976090A Pending JPH0434956A (ja) 1990-05-31 1990-05-31 半導体装置

Country Status (1)

Country Link
JP (1) JPH0434956A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7210738B1 (en) 2006-04-12 2007-05-01 Toyota Technical Center, Usa, Inc. Retractable seat back protector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7210738B1 (en) 2006-04-12 2007-05-01 Toyota Technical Center, Usa, Inc. Retractable seat back protector

Similar Documents

Publication Publication Date Title
US5250841A (en) Semiconductor device with test-only leads
KR0127873B1 (ko) 연부-장착된 반도체 집적 회로 디바이스용 표면-장착 팩키지
JPH08222681A (ja) 樹脂封止型半導体装置
KR950006433B1 (ko) 적어도 2개의 아일랜드를 갖춘 리이드 프레임과 이것을 사용한 수질밀봉형 반도체 장치
US20130200507A1 (en) Two-sided die in a four-sided leadframe based package
US6803648B1 (en) Integrated circuit packages with interconnects on top and bottom surfaces
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
JPS63258050A (ja) 半導体装置
JPH0434956A (ja) 半導体装置
KR100208635B1 (ko) 표면 실장형 반도체 장치
JPS63296252A (ja) 樹脂封止型半導体装置
KR100280393B1 (ko) 반도체 패키지
KR950006434B1 (ko) 리이드 프레임
JPH0653399A (ja) 樹脂封止型半導体装置
JPH02143449A (ja) 半導体封止容器
JPS59189662A (ja) 樹脂封止型半導体装置
JP2871984B2 (ja) 半導体装置
JPS61240644A (ja) 半導体装置
KR950006435B1 (ko) 리이드 프레임
JP2002368184A (ja) マルチチップ半導体装置
JPH0199245A (ja) Icパッケージ
JP2981309B2 (ja) 半導体装置
JP3009440B2 (ja) 半導体装置
JPH01255259A (ja) 樹脂封止型半導体装置
JPS59136956A (ja) 半導体装置