KR100280393B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100280393B1
KR100280393B1 KR1019930030633A KR930030633A KR100280393B1 KR 100280393 B1 KR100280393 B1 KR 100280393B1 KR 1019930030633 A KR1019930030633 A KR 1019930030633A KR 930030633 A KR930030633 A KR 930030633A KR 100280393 B1 KR100280393 B1 KR 100280393B1
Authority
KR
South Korea
Prior art keywords
semiconductor
package
chip
lead frame
package body
Prior art date
Application number
KR1019930030633A
Other languages
English (en)
Other versions
KR950021290A (ko
Inventor
양영호
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019930030633A priority Critical patent/KR100280393B1/ko
Publication of KR950021290A publication Critical patent/KR950021290A/ko
Application granted granted Critical
Publication of KR100280393B1 publication Critical patent/KR100280393B1/ko

Links

Abstract

본 발명은 반도체 패키지(PACKAGE)의 구조에 관한 것으로, 특히 적어도 2개 이상의 반도체 칩을 하나의 패키지 몸체에 내장시키고, 상기 칩의 외부로의 신호 접속 경로인 리드를 패키지 몸체의 표면으로 노출시켜 구성함으로써 그 크기를 줄여 제품의 소형화에 기여하고, 실장 면적을 감소시킬 수 있도록 한 것인 바, 반도체 칩과, 상기 칩의 외부로의 신호 접속 경로를 이루는 리드 프레임 및 그 리드 프레임의 리드와 반도체 칩의 패드를 연결하는 금속 와이어와, 상기 칩을 에워싸도록 형성되는 패키지 몸체로 이루어지는 반도체 패키지를 구성함에 있어서, 적어도 2개 이상의 반도체 칩(1)(1')을 패키지 몸체(4)에 내장하여 구성하고, 상기 칩(1)(1')의 외부로의 신호 접속 경로인 리드 프레임(2)의 리드(2a)를 패키지 몸체(4)의 표면으로 노출시켜 구성한 것이다.

Description

반도체 패키지
제1도 내지 제3도는 본 발명에 의한 반도체 패키지의 구조를 보인 도면으로서,
제1도는 본 발명 패키지의 사시도 이고,
제2도는 본 발명 패키지의 종단 측면도 이며,
제3도는 본 발명 패키지의 종단 정면도이다.
제4a,b,c,d도는 본 발명 반도체 패키지의 제조 공정도.
〈도면의 주요부분에 대한 부호의 설명〉
1,1' : 반도체 칩 1a : 패드
2 : 리드 프레임 2a : 리드
3 : 금속 와이어 4 : 패키지 몸체
본 발명은 반도체 패키지(PACKAGE)의 구조에 관한 것으로, 특히 적어도 2개 이상의 반도체 칩을 하나의 패키지 몸체에 내장시키고, 상기 칩의 외부로의 신호 접속 경로인 리드를 패키지 몸체의 표면으로 노출시켜 구성함으로써 그 크기를 줄여 제품의 소형화에 기여하고, 실장 면적을 감소시킬 수 있도록 한 반도체 패키지에 관한 것이다.
종래에도 그 응용에 따른 여러 형태의 반도체 패키지들이 알려지고 있는 바, 패키지 몸체의 양외측으로 돌출되는 아웃 리드의 절곡 형태에 따라, 예를 들면 상기 아웃 리드가 J 형태로 절곡된 스몰 아웃라인 J-라인 패키지(SOJ), 걸(GULL) 폼인 스몰 아웃 라인 패키지(SOP), 듀얼 인 라인 패키지(DIP) 및 지그재그 인라인 패키지(ZIP) 등의 패키지가 개발되어 사용되고 있다.
이러한 종래의 반도체 패키지들은 거개가 하나의 패키지 몸체안에 한 개의 칩을 내장하여 구성하고 있으며, 또한 기판에 실장을 위한 리드가 패키지 몸체의 양외측으로 돌출된 형태를 취하고 있다.
한편, 최근 반도체 패키지의 사이즈를 줄이기 위한 여러가지 형태의 패키지가 개발되어 있으나, 종래의 형태를 크게 벗어나지 못하고 있는 실정에 있다.
즉, 1개의 칩으로 패키지가 구성되어져 있고, 리드가 패키지 몸체의 밖으로 돌출되어 있어 사이즈를 줄이는데 한계가 있으며, 또한 외부로 돌출된 리드로 인해 실장 면적이 클뿐만 아니라 리드 벤트등과 같은 불량 발생소지가 많은 문제가 제기되었다.
이를 감안하여 창안한 본 발명의 목적은 용량은 배가시키면서도 크기는 작게하고, 협소한 공간에도 실장할 수 있게 하는등 실장 면적을 감소시켜 제품의 소형 및 경량화에 기여토록 한 반도체 패키지를 제공함에 있다.
본 발명의 다른 목적은 리드 벤트 불량을 일소시킬 수 있도록 한 반도체 패키지를 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여, 반도체 칩과, 상기 칩의 외부로의 신호 접속 경로를 이루는 리드 프레임 및 그리드 프레임의 리드와 반도체 칩의 패드를 연결하는 금속 와이어와, 상기 칩을 에워싸도록 형성되는 패키지 몸체로 이루어지는 반도체 패키지를 구성함에 있어서, 적어도 2개 이상의 반도체 칩을 패키지 몸체에 내장하여 구성하고, 상기 칩의 외부로의 신호 접속 경로인 리드 프레임의 리드를 패키지 몸체의 표면으로 노출시켜 구성한 것을 특징으로 하는 반도체 패키지가 제공 된다.
이와 같이된 본 발명에 의한 반도체 패키지는 적어도 2개 이상의 반도체 칩이 하나의 패키지로 패키징 되고, 그의 신호 접속 경로인 다수개의 리드가 패키지 몸체의 표면으로 노출되어 구성됨으로써 용량은 배가시키면서도 그 크기는 줄일 수 있으므로 제품의 소형화 및 경량화에 기여하는 효과가 있고, 또 외부로 돌출되는 리드가 없음으로 종래와 같은 리드 벤트 불량을 방지할 수 있는등 패키지의 취급이 용이하다는 효과가 있으며, 실장면적을 작게할 수 있다는 효과도 있다.
또한 본 발명에 의한 반도체 패키지는 2개 패키지의 신호선을 같은 위치에 설치함으로써 외부 입력 신호 배선을 줄일 수 있다는 효과도 있다.
이하, 상기한 바와 같은 본 발명에 의한 반도체 패키지를 첨부 도면에 의거하여 보다 상세히 설명 한다.
첨부한 제1도는 본 발명에 의한 반도체 패키지의 구조를 보인 외관 사시도 이고, 제2도 및 제3도는 본 발명 반도체 패키지의 내부 구조를 보인 종단 측면도 및 정면도로서, 이에 도시한 바와 같이, 본 발명에 의한 반도체 패키지의 기본 구조, 예컨대 반도체칩(1)과, 상기 칩(1)의 외부로의 신호 접속 경로를 이루는 리드 프레임(2) 및 그 리드 프레임(2)의 리드(2a)와 반도체 칩(1)의 패드(1a)를 연결하는 수개의 금속 와이어(3)와, 상기 칩(1)을 에워싸도록 형성되는 패키지 몸체(4)로 이루어지는 기본 구조는 통상적인 반도체 패키지와 같다. 여기서, 본 발명은 상기 패키지 몸체(4) 내에 적어도 2개 이상의 반도체 칩(1)(1')이 내장되어 구성되고, 또 상기 칩(1)(1')의 외부로의 신호 접속 경로인 리드 프레임(2)의 리드(2a)가 패키지 몸체(4)의 표면으로 노출되어 구성 된다.
즉, 본 발명은 적어도 2개 이상의 반도체 칩(1)(1')을 하나의 패키지 몸체(4)에 내장하여 구성하고, 상기 반도체 칩(1)(1')의 외부로의 신호접속 경로인 다수개의 리드(2a)들을 패키지 몸체(4)의 외측으로 돌출시키지 않고 표면으로 노출시켜 용량은 기존에 비해 배가 시키면서도 크기는 줄일 수 있도록함과 아울러 실장 면적을 줄일 수 있도록 구성한 것을 특징으로 하고 있는 것이다.
한편, 상기 제1반도체 칩(1)과 제2반도체 칩(1')은 그 뒷면이 마주하여 부착되고, 상기 칩(1)(1')이 내장된 패키지 몸체(4)의 하부 일측면 또는 양측면에 리드 프레임(2)의 리드(2a)들이 일정간격으로 배열, 형성되어 기판에 세워 실장하도록 구성되어 있다.
이때, 상기 반도체 칩(1)(1')과 리드 프레임(2)의 리드(2a)를 금속 와이어(3)로 연결함에 있어서는, 동일 신호 라인이 리드 프레임(2)의 동일 위치로 연결되도록 하여야 하는 바, 즉 상기 제1반도체 칩(1)의 하부 패드(1a)가 리드 프레임(2)의 양측 리드(2a)에 연결되면, 제2반도체 칩(1')의 상부 패드(1'a)는 반대편 리드 프레임(2)의 양측 리드(2a)에 연결되어야 한다.
이하에서는 상기한 바와 같은 구조를 갖는 반도체 패키지의 제조 과정 및 그에 따른 효과를 제4도를 참조하여 설명 한다.
먼저, (a)도와 같이 2개의 단위 칩(1)(1')를 접착제를 이용하여 접착한 다음, 이와 같이된 칩을 리드 프레임(2)에 장착하여 (b)도와 같이 상기 반도체 칩(1)(1')의 각 패드(1a)와 리드 프레임(2)의 각 리드(2a)를 금속 와이어(3)를 이용하여 전기적으로 접속시키는 와이어 본딩을 진행 한다.
와이어 본딩이 완료되면, 이를 그대로 금형으로 이동시켜 몰딩 컴파운드를 이용, 패키지 몸체(4)를 형성하는 몰딩 공정을 진행 한다.(c)
이후 소정의 경화시간이 경과되면, 몰딩된 제품을 취출하여 리드 프레임(2)의 필요없는 부분을 절단하여 각각의 리드(2a)를 분리함으로써 (d)도와 같은 하나의 반도체 패키지를 제조하는 것이다.
이와 같이 제작된 본 발명에 의한 반도체 패키지는 그 패키지 몸체(4)의 하단부 표면으로 노출된 다수개의 리드(2a)를 이용하여 기판에 세워 실장하게 되며, 이와 같은 상태로 실장되어 소기의 동작을 하게 되는 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의한 반도체 패키지는 적어도 2개 이상의 반도체 칩이 하나의 패키지로 패키징 되고, 그의 신호 접속 경로인 다수개의 리드가 패키지 몸체의 표면으로 노출되어 구성됨으로써 용량은 배가시키면서도 그 크기는 줄일 수 있으므로 제품의 소형화 및 경량화에 기여하는 효과가 있고, 또 외부로 돌출되는 리드가 없음으로 종래와 같은 리드 벤트 불량을 방지할 수 있는등 패키지의 취급이 용이하다는 효과가 있으며, 실장 면적을 작게할 수 있다는 효과도 있다.

Claims (3)

  1. 반도체 칩(1)과, 상기 칩(1)의 외부로의 신호 접속 경로를 이루는 리드 프레임(2) 및 그 리드 프레임(2)의 리드(2a)와 반도체 칩(1)의 패드(1a)를 연결하는 금속 와이어(3)와, 상기 칩(1)을 에워싸도록 형성되는 패키지 몸체(4)로 이루어지는 반도체 패키지를 구성함에 있어서, 적어도 2개 이상의 반도체 칩(1)(1')을 패키지 몸체(4)에 내장하여 구성하고, 상기 칩(1)(1')의 외부로의 신호 접속 경로인 리드 프레임(2)의 리드(2a)를 패키지 몸체(4)의 표면으로 노출시켜 구성한 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 제1반도체 칩(1)과 제2반도체 칩(1')은 그 뒷면이 마주하여 부착되고, 상기 칩(1)(1')이 내장된 패키지 몸체(4)의 하부 일측면 또는 양측면에 리드 프레임(2)의 리드(2a)들이 형성되어 세워 실장하도록 구성된 것을 특징으로 하는 반도체 패키지.
  3. 제1항 또는 제2항에 있어서, 상기 제1반도체 칩(1)의 하부 패드(1a)가 리드 프레임(2)의 양측 리드(2a)에 연결되면, 제2반도체 칩(1')의 상부 패드(1'a)는 반대편 리드 프레임(2)의 양측 리드(2a)에 연결되어 동일 신호 라인이 리드 프레임의 동일 위치에 연결되도록 구성된 것을 특징으로 하는 반도체 패키지.
KR1019930030633A 1993-12-29 1993-12-29 반도체 패키지 KR100280393B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930030633A KR100280393B1 (ko) 1993-12-29 1993-12-29 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930030633A KR100280393B1 (ko) 1993-12-29 1993-12-29 반도체 패키지

Publications (2)

Publication Number Publication Date
KR950021290A KR950021290A (ko) 1995-07-26
KR100280393B1 true KR100280393B1 (ko) 2001-03-02

Family

ID=66853647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930030633A KR100280393B1 (ko) 1993-12-29 1993-12-29 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100280393B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100356800B1 (ko) * 1999-12-29 2002-10-18 주식회사 하이닉스반도체 메모리 모듈

Also Published As

Publication number Publication date
KR950021290A (ko) 1995-07-26

Similar Documents

Publication Publication Date Title
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US7709937B2 (en) Method of manufacturing semiconductor device
USRE41510E1 (en) Lead frame
KR100302593B1 (ko) 반도체패키지및그제조방법
JPH10200039A (ja) ボトムリードフレーム及びそれを用いたボトムリード半導体パッケージ
US6469395B1 (en) Semiconductor device
US20130200507A1 (en) Two-sided die in a four-sided leadframe based package
JPH03165550A (ja) 高実装密度型半導体装置
KR100280393B1 (ko) 반도체 패키지
US8349655B2 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
JPH06232315A (ja) 半導体装置用リードフレーム
JPH02143449A (ja) 半導体封止容器
KR100373149B1 (ko) 반도체 패키지
US6392288B1 (en) Lead frame for assembly for thin small outline plastic encapsulated packages
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
CA1175957A (en) Integrated circuit package
KR0121171Y1 (ko) 멀티칩 반도체 패키지
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR0147157B1 (ko) 티형 고집적 반도체 패키지
KR100567045B1 (ko) 반도체 패키지
KR0157873B1 (ko) 반도체 패키지
JPH07106462A (ja) 半導体装置
JPH0555452A (ja) 半導体集積回路装置
KR100192329B1 (ko) 반도체소자 패키지 공정용 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee