JPH04348097A - 回路装置の製造方法 - Google Patents
回路装置の製造方法Info
- Publication number
- JPH04348097A JPH04348097A JP3554891A JP3554891A JPH04348097A JP H04348097 A JPH04348097 A JP H04348097A JP 3554891 A JP3554891 A JP 3554891A JP 3554891 A JP3554891 A JP 3554891A JP H04348097 A JPH04348097 A JP H04348097A
- Authority
- JP
- Japan
- Prior art keywords
- wiring conductor
- main surface
- circuit
- holes
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004020 conductor Substances 0.000 claims abstract description 43
- 230000010355 oscillation Effects 0.000 abstract description 5
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波帯等の高周
波信号を扱う回路装置の製造方法に関する。
波信号を扱う回路装置の製造方法に関する。
【０００２】
【従来の技術】高周波トランジスタ等を回路基板に取り
付けて回路装置を構成することは、広く実施されている
。また、回路基板の一方の主面から他方の主面に至る貫
通孔（スルーホール）を設け、これを使用して一方の主
面の回路を他方の主面の回路に接続することも既に行わ
れている。
付けて回路装置を構成することは、広く実施されている
。また、回路基板の一方の主面から他方の主面に至る貫
通孔（スルーホール）を設け、これを使用して一方の主
面の回路を他方の主面の回路に接続することも既に行わ
れている。
【０００３】
【発明が解決しようとする課題】ところで、トランジス
タ等の能動素子のグランド端子は回路基板の一方の主面
上の配線導体（電極）に接続され、貫通孔を介して回路
基板の他方の主面（裏面）のグランド配線導体に接続さ
れる。能動素子のグランド端子及び配線導体はインダン
タンス（リードインダクタンス）を有する。このインダ
ンタンスのために能動素子の安定指数Ｋが１以下となり
、能動素子自身が発振する可能性がある。固定実装の場
合には上述のような発振に対処することが不可能である
。勿論、整合回路によって発振を抑制することは可能で
あるが、整合回路の負担が大きくなる。
タ等の能動素子のグランド端子は回路基板の一方の主面
上の配線導体（電極）に接続され、貫通孔を介して回路
基板の他方の主面（裏面）のグランド配線導体に接続さ
れる。能動素子のグランド端子及び配線導体はインダン
タンス（リードインダクタンス）を有する。このインダ
ンタンスのために能動素子の安定指数Ｋが１以下となり
、能動素子自身が発振する可能性がある。固定実装の場
合には上述のような発振に対処することが不可能である
。勿論、整合回路によって発振を抑制することは可能で
あるが、整合回路の負担が大きくなる。
【０００４】そこで、本発明の目的は、高周波回路の電
気的特性の調整を容易に行うことが可能な回路装置の製
造方法を提供することにある。
気的特性の調整を容易に行うことが可能な回路装置の製
造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明は、一方及び他方の主面に第１及び第２の配線
導体が夫々設けられ、前記一方の主面から前記他方の主
面に至る複数の貫通孔が前記第１及び第２の配線導体に
隣接して設けられている回路基板と、前記第１の配線導
体に接続された回路素子とから成る組立体を用意し、前
記複数の貫通孔から選択されたものを使用して前記第１
の配線導体と前記第２の配線導体とを接続する回路装置
の製造方法に係わるものである。
の本発明は、一方及び他方の主面に第１及び第２の配線
導体が夫々設けられ、前記一方の主面から前記他方の主
面に至る複数の貫通孔が前記第１及び第２の配線導体に
隣接して設けられている回路基板と、前記第１の配線導
体に接続された回路素子とから成る組立体を用意し、前
記複数の貫通孔から選択されたものを使用して前記第１
の配線導体と前記第２の配線導体とを接続する回路装置
の製造方法に係わるものである。
【０００６】
【作用】上記発明における複数の貫通孔はインダンタン
スの調整に使用される。複数の貫通孔は互いに異なる位
置に設けられているので、貫通孔を選択して第１及び第
２の配線導体を接続することによってインダクタンス値
が変化する。
スの調整に使用される。複数の貫通孔は互いに異なる位
置に設けられているので、貫通孔を選択して第１及び第
２の配線導体を接続することによってインダクタンス値
が変化する。
【０００７】
【実施例】次に、図１及び図２を参照して本発明の実施
例に係わる高周波回路装置の製造方法を説明する。
例に係わる高周波回路装置の製造方法を説明する。
【０００８】まず、絶縁物質から成る回路基板１を用意
する。この回路基板１の一方の主面２には、導電体層か
ら成る２つのグランド接続用配線導体（第１の配線導体
）３、４と信号伝送路接続用配線導体５、６とが設けら
れている。回路基板１の他方の主面７のほぼ全部に導電
体層からなるグランド配線導体（第２の配線導体）８が
設けられている。グランド接続用配線導体３、４には複
数個（３個）の貫通孔９が夫々設けられている。各貫通
孔９は一方の主面２のグランド接続用配線導体３、４及
び他方の主面７のグランド配線導体８に隣接している。
する。この回路基板１の一方の主面２には、導電体層か
ら成る２つのグランド接続用配線導体（第１の配線導体
）３、４と信号伝送路接続用配線導体５、６とが設けら
れている。回路基板１の他方の主面７のほぼ全部に導電
体層からなるグランド配線導体（第２の配線導体）８が
設けられている。グランド接続用配線導体３、４には複
数個（３個）の貫通孔９が夫々設けられている。各貫通
孔９は一方の主面２のグランド接続用配線導体３、４及
び他方の主面７のグランド配線導体８に隣接している。
【０００９】次に、電界効果トランジスタから成る能動
回路素子１０を回路基板１上に装着する。即ち、リード
１１、１２は配線導体５、６に半田（図示せず）で夫々
固着し、リード１３、１４はグランド接続用配線導体３
、４に半田（図示せず）で夫々固着する。図１には１つ
の回路素子１０が示されているのみであるが、所望の高
周波回路を形成するために必要な複数の回路素子を装着
し、組立体を得る。
回路素子１０を回路基板１上に装着する。即ち、リード
１１、１２は配線導体５、６に半田（図示せず）で夫々
固着し、リード１３、１４はグランド接続用配線導体３
、４に半田（図示せず）で夫々固着する。図１には１つ
の回路素子１０が示されているのみであるが、所望の高
周波回路を形成するために必要な複数の回路素子を装着
し、組立体を得る。
【００１０】次に、導電性ピン１５を複数の貫通孔９か
ら選択されたものに挿入し、一方の主面２側の配線導体
３、４を他方の主面側の配線導体８に電気的に接続する
。なお、ピン１５は貫通孔９から離脱させることができ
るようにはめあいで装着する。配線導体３、４及び８は
貫通孔９に隣接しているので、ピン１５を貫通孔９に挿
入するのみで接続関係が成立するが、必要に応じて導電
性接着剤で仮の接続を行うことができる。
ら選択されたものに挿入し、一方の主面２側の配線導体
３、４を他方の主面側の配線導体８に電気的に接続する
。なお、ピン１５は貫通孔９から離脱させることができ
るようにはめあいで装着する。配線導体３、４及び８は
貫通孔９に隣接しているので、ピン１５を貫通孔９に挿
入するのみで接続関係が成立するが、必要に応じて導電
性接着剤で仮の接続を行うことができる。
【００１１】次に、回路素子１０を含む電気回路を動作
させ、回路状態（異常発振の有無等）を調べる。もし、
安定指数が１以下であり、回路素子１０に基づく異常発
振が生じている場合にはピン１５を別の貫通孔に挿入し
、インダクタンス値を調整する。即ち、回路素子１０か
らピン１５の位置までの距離を長くすることによってイ
ンダクタンスを大きくし、逆に短くすることによって小
さくする。これにより、整合回路に対する制約が少なく
なる。
させ、回路状態（異常発振の有無等）を調べる。もし、
安定指数が１以下であり、回路素子１０に基づく異常発
振が生じている場合にはピン１５を別の貫通孔に挿入し
、インダクタンス値を調整する。即ち、回路素子１０か
らピン１５の位置までの距離を長くすることによってイ
ンダクタンスを大きくし、逆に短くすることによって小
さくする。これにより、整合回路に対する制約が少なく
なる。
【００１２】ピン１５による調整が終了したらピン１５
を半田（図示せず）で配線導体３、４、８に固定する。
を半田（図示せず）で配線導体３、４、８に固定する。
【００１３】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。
く、例えば次の変形が可能なものである。
【００１４】図３に示すようにグランド接続用配線導体
３をリード１３に直交する方向に延在させ、ここに複数
個の貫通孔９を設けてもよい。
３をリード１３に直交する方向に延在させ、ここに複数
個の貫通孔９を設けてもよい。
【００１５】図４に示すようにグランド接続用配線導体
３に複数列に貫通孔９を設けることができる。
３に複数列に貫通孔９を設けることができる。
【００１６】図５に示すようにグランド接続用配線導体
３に長さの異なる複数の分岐部分３ａ、３ｂ、３ｃを設
け、ここに貫通孔９を夫々設けてもよい。
３に長さの異なる複数の分岐部分３ａ、３ｂ、３ｃを設
け、ここに貫通孔９を夫々設けてもよい。
【００１７】ピン１５を屈曲可能に形成し、貫通孔９に
挿入後にコの字形に折り曲げてもよい。
挿入後にコの字形に折り曲げてもよい。
【００１８】バイポーラトランジスタ等の回路素子を使
用する場合にも適用可能である。また、配線導体３、４
の一方を省くことができる。
用する場合にも適用可能である。また、配線導体３、４
の一方を省くことができる。
【００１９】
【発明の効果】上述のように本発明によれば電気回路の
調整を容易に行うことができる。
調整を容易に行うことができる。
【図１】本発明の実施例に係わる回路装置の一部を示す
平面図である。
平面図である。
【図２】図１の回路装置のＡ−Ａ線断面図である。
【図３】変形例の配線導体及び貫通孔の配置を示す平面
図である。
図である。
【図４】別の変形例の配線導体及び貫通孔の配置を示す
平面図である。
平面図である。
【図５】更に別の変形例の配線導体及び貫通孔の配置を
示す平面図である。
示す平面図である。
１ 回路基板
３ 配線導体
８ グランド接続導体
９ 貫通孔
１０ 回路素子
１５ ピン
Claims (1)
- 【請求項１】 一方及び他方の主面に第１及び第２の
配線導体が夫々設けられ、前記一方の主面から前記他方
の主面に至る複数の貫通孔が前記第１及び第２の配線導
体に隣接して設けられている回路基板と、前記第１の配
線導体に接続された回路素子とから成る組立体を用意し
、前記複数の貫通孔から選択されたものを使用して前記
第１の配線導体と前記第２の配線導体とを接続すること
を特徴とする回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3554891A JPH04348097A (ja) | 1991-02-05 | 1991-02-05 | 回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3554891A JPH04348097A (ja) | 1991-02-05 | 1991-02-05 | 回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04348097A true JPH04348097A (ja) | 1992-12-03 |
Family
ID=12444781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3554891A Withdrawn JPH04348097A (ja) | 1991-02-05 | 1991-02-05 | 回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04348097A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998025301A1 (en) * | 1996-12-02 | 1998-06-11 | Minnesota Mining And Manufacturing Company | Tab tape ball grid array package with vias laterally offset from solder ball bond sites |
| JP2002246705A (ja) * | 2001-02-15 | 2002-08-30 | Murata Mfg Co Ltd | 回路基板装置 |
-
1991
- 1991-02-05 JP JP3554891A patent/JPH04348097A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844168A (en) * | 1995-08-01 | 1998-12-01 | Minnesota Mining And Manufacturing Company | Multi-layer interconnect sutructure for ball grid arrays |
| WO1998025301A1 (en) * | 1996-12-02 | 1998-06-11 | Minnesota Mining And Manufacturing Company | Tab tape ball grid array package with vias laterally offset from solder ball bond sites |
| JP2002246705A (ja) * | 2001-02-15 | 2002-08-30 | Murata Mfg Co Ltd | 回路基板装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH076928A (ja) | プリント回路基板へのコンデンサの取付構造 | |
| JPH04348097A (ja) | 回路装置の製造方法 | |
| US6864776B2 (en) | Coupling adjusting structure for double-tuned circuit | |
| JP4102043B2 (ja) | 光通信用モジュール | |
| JPS6230342A (ja) | 半導体装置 | |
| JP4103466B2 (ja) | 高周波コネクタの表面実装方法及び高周波コネクタ実装プリント基板並びにプリント基板 | |
| JP2766164B2 (ja) | 半導体パッケージとその接続構造 | |
| JPH07326909A (ja) | マイクロ波整合回路 | |
| JPS6397001A (ja) | マイクロ波半導体装置 | |
| JPH0677341A (ja) | 回路基板 | |
| JP3925280B2 (ja) | 半導体装置の製造方法 | |
| JPH04288860A (ja) | 高周波トランジスタ及びその実装方法 | |
| JP2557081Y2 (ja) | マイクロ・ストリップラインフィルタ | |
| JP2822722B2 (ja) | 遅延基板内蔵型ｉｃソケット | |
| JPH07240483A (ja) | 高周波半導体装置のパッケージ | |
| JP2541336B2 (ja) | 集積回路装置の接続方法 | |
| JP2001177012A (ja) | 高周波用配線基板 | |
| JPS62291202A (ja) | マイクロストリツプ回路 | |
| JPH0583008A (ja) | マイクロ波ｉｃ型アイソレータ | |
| JPH06177500A (ja) | フレキシブル配線板 | |
| JPH11261302A (ja) | 接続電極構造およびそれを用いた電子装置 | |
| JPH0239604A (ja) | 遅延回路構造 | |
| JPS63146604A (ja) | マイクロ波増幅器 | |
| JPH0336924A (ja) | アレスタ回路の実装構造 | |
| JPH01159975A (ja) | 高周波コネクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |