JPH0336924A - アレスタ回路の実装構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はアレスタ回路、特に無線通信装置の回路に用い
られるアレスタ回路の構成に関する。

［従来の技術］ 従来から、無線通信装置では、落雷等によって信号線に
誘導された異常電圧を阻止するためにアレスタ回路が用
いられている。

この種のアレスタ回路は、第６図に示されており、図示
せざる２枚の導体板によりアレスタ素子５が挟まれ端子
１．２間に挿入される構成となっており、所定のモジュ
ールの中に含まれたもの専があった。

［解決すべきｆ１題Ｊ 上述した従来のアレスタ回路は、−に記構造の関係から
取付は場所が制限され、特に印刷配線ボード（ＰＷＢ）
等へ取り付けることが困難であった。また、交流（Ａ　
Ｃ）や直流（ＤＣ）の電源入力に加えて、高周波信号も
一木の同軸ケーブルで供給する場合には、従来のアレス
タ回路では高周波に対す、るインピーダンス整合ができ
ないという問題があった。

本発明は上記問題点にかんがみてなされたもので、その
目的は、印刷配線ボード等への取付けが容易で、かつ高
周波に対するインピーダンス整合が良好にとれるアレス
タ回路を提供することにある。

［課題の解決手段Ｊ Ｌ足口的を達成するために、本発明に係るアレスタ回路
は、印刷配線ボードにの所定の２端子間に高インピーダ
ンスを実現するために接続された導線と、この導線の中
間部分に一端を接触させて佐せられたアレスタ素子と、
このアレスタ素子の他端と接触させてアレスタ素子を覆
うようにして上記２端子間に設けられた導体カバーとを
ＡＭ４した構成としである。

［作用Ｊ 以りの構成によれば、導線が高周波に対して等価的にイ
ンダクタンスし、アレスタ素子が容量Ｃを構成する形に
なり、アレスタ回路でＬ−Ｃ−Ｌの低域通過フィルタ（
ＬＰＦ）を構成することになるので、高周波に対するイ
ンピーダンス整合をとることができる。

［実施例］ 以下、本発明の一実施例について図面を参照しながら詳
細に説明する。

第１図には、第一実施例に係るアレスタ回路の構成を示
す断面図および分解断面図面示されており、配線ボード
３上に形成されたストリップ線路の先端を端子１，２と
し、この端子１．２間にアレスタ回路が形成される。

まず、端子Ｘ、２Ｆ１ｆｉには高インピーダンスをもつ
導線４を接続するが、これは端子１．２に形成された小
穴に導線４の曲げられた両端を挿入することにより行な
う、また、この導線４の中間部分にアレスタ素子５の一
端が接続されるように載せ、第２図に示される配置状態
にする。そして、このアレスタ素子５の他端には押え板
６を介して導体カバー７を被せ、この導体カバー７の両
端を上記端子１．２に電気的に接続しており、上記導線
４およびアレスタ素子５は導体カバー７により固定され
る構成とする。

第３図には、従来のアレスタ回路と本発明のアレスタ回
路の等価回路が示されており、本発明の場合は、上記構
成により、図（ｂ）に示されるＬ−Ｃ−Ｌ回路となる。

すなわち、上記導線４は高インピーダンスのものからな
るの・で、アレスタ素子５の接続点から両側にインダク
タンスＬを構成すると共に、アレスタ素子５は容量Ｃを
構成することになるので、導線４とアレスタ素子５によ
って低域通過フィルタ（ＬＰＦ）となるＬ−Ｃ−Ｌ回路
が形成される。

従って、このＬ−Ｃ−Ｌ回路により高周波に対するイン
ピーダンス整合を図ることができる。

また、本発明では高インピーダンスの信号ラインとして
導線４を用いる構成とするので、印刷配線ボード（ＰＷ
Ｂ）のパターンでは配＆１幅を広くしなければならない
大電流に対しても耐えることができ、コンパクトな回路
を実現できる利点がある。

次に、第二実施例を第４図および第５図に基づいて説明
する。

第二実施例は、アレスタ回路を組立てた後にアレスタ素
子の実装状態を確認できるようにしたものである。

第４図に示されるように、導体カバー７のアレスタ素子
押え部７ａにアレスタ素子５の直径より小さい直径の確
認穴８を設ける。従って、上側から見ると、第５図に示
されるようになり、確認穴８からアレスタ素子５の有無
を確認できることが理解される。

この第二実施例によれば、製品として組立てた後に、モ
ジュ、−ル内のアレスタ素子実装状態を確認でき、導体
カバー７を外したり、電気的特性を検査したりすること
なく、アレスタ素子５の誤挿入を防止できる利点がある
。

［発明の効果Ｊ 以上説明したように、本発明によれば、高インピーダン
スの導線の中間部分にアレスタ素子を儀せて導体カバー
にて固定するようにしたので、印刷配線ボード等にも容
易に取付けることができる。また、上記導線は幅が小さ
いので、大電流用の幅の広いプリント配線を用いること
なくコンパクトな構成とすることができる。

さらに、本発明のアレスタ回路はＬ−Ｃ−Ｌ回路を構成
することになるので、同軸ケーブルで接続される場合で
も高周波に対してインピーダンス整合のとれた低域通過
フィルタ（ＬＰＦ）を構成できるという効果がある。

【図面の簡単な説明】

第１図は本発明の第一実施例に係るアレスタ回路の構成
を示す図であり、図（ａ）は側面断面図、図（ｂ）は正
面断面図および分解断面図、第２図は導体カバーを外し
た場合の上面図、第３図は等価回路図であり１図（ａ）
は−膜内なアレスタ回路の等価回路、図（ｂ）は本発明
のアレスタ回路の等価回路、第４図は第二実施例の構成
を示す図であり、図（ａ）は側面断面図、図（ｂ）は正
面断面図および分解断面図、第５図は第二実施例の上面
図、第６図は従来のアレスタ回路を示す図である。 １．２：端子　　　　３：配線ボード ４：導線　　　　　　５：アレスタ素子６：押え板　　
　　　７：導体カバー ８：確認穴

Claims (1)

【特許請求の範囲】
1. 印刷配線ボード上の所定の２端子間に高インピーダンス
   を実現するために接続された導線と、この導線の中間部
   分に一端を接触させて載せられたアレスタ素子と、この
   アレスタ素子の他端と接触させてアレスタ素子を覆うよ
   うにして上記２端子間に設けられた導体カバーとを具備
   したことを特徴とするアレスタ回路。