JPH04288860A - 高周波トランジスタ及びその実装方法 - Google Patents

高周波トランジスタ及びその実装方法

Info

Publication number
JPH04288860A
JPH04288860A JP5285691A JP5285691A JPH04288860A JP H04288860 A JPH04288860 A JP H04288860A JP 5285691 A JP5285691 A JP 5285691A JP 5285691 A JP5285691 A JP 5285691A JP H04288860 A JPH04288860 A JP H04288860A
Authority
JP
Japan
Prior art keywords
transistor
electrode
package
substrate
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5285691A
Other languages
English (en)
Inventor
Masanori Iwatsuki
岩附 政典
Kazushiro Tohira
東平 和城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5285691A priority Critical patent/JPH04288860A/ja
Publication of JPH04288860A publication Critical patent/JPH04288860A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Waveguide Connection Structure (AREA)
  • Microwave Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は高周波トランジスタ及び
その実装方法に係り、特にマイクロストリップ線路を用
いたマイクロ波回路に用いる高周波トランジスタ及びそ
の基板への実装方法に関する。
【0002】マイクロ波無線装置に用いられる回路は、
特に低損失や大電力が要求される部分以外はマイクロス
トリップ線路による平面回路が一般に採用されている。 特に近年は、小型化、製造コストの低減のために表面実
装部品の自動実装化が進んでいる。一方、部品を載せる
誘電体基板の加工技術の向上により、スルーホールが実
現できるようになってきた。このような技術背景により
、例えば電界効果トランジスタあるいはバイポーラトラ
ンジスタを用いた増幅器等は、素子のソース電極あるい
はエミッタ電極をアースに接続する手段として、スルー
ホールを利用する場合が多くなっている。この際、周波
数が高くなると、トランジスタの電極とアース間の距離
が信号の波長に対して無視できなくなり、所望の電気的
特性が得られなくなる。このため、トランジスタの電極
を極力短い距離でアースに接続する技術が必要とされる
【0003】
【従来の技術】図6は従来の高周波トランジスタの一例
の外観図で、同図(A)は平面図、同図(B)は側面図
、同図(C)は底面図である。同図中、1はセラミック
パッケージで、偏平な円柱状をしている。2はソース電
極のリードで、セラミックパッケージ1を介して互いに
対向する方向に延在形成されている。3はゲート電極の
リード、4はドレイン電極のリードで、これらはセラミ
ックパッケージ1を介して互いに対向し、かつ、リード
2の長手方向に対して直交する方向に延在形成されてい
る。各リード2〜4は夫々半田付け可能な金属で構成さ
れている。また、電極の識別のため、例えばゲート電極
のリード3の先端3aが斜めにカットされている。
【0004】かかる外観をもつ従来の高周波トランジス
タ(ここでは電界効果トランジスタ)は、図7に示す如
く基板上に実装され、例えばマイクロ波帯の信号の増幅
素子等として使用される。同図中、5は誘電体基板で、
その表面上にマイクロストリップ線路6がセラミックパ
ッケージ1の直径より若干大なる長さの区間を挟んで対
向するように形成され、またアース用導体パターン7が
セラミックパッケージ1の直径より若干大なる長さの区
間を挟んで対向し、かつ、マイクロストリップ線路6の
長手方向に対して直交する方向に長手方向を有するよう
形成されている。更に、8はスルーホールでアース用導
体パターン7及び誘電体基板5に穿設されている。なお
、誘電体基板5の裏面にはアース導体が形成されている
【0005】従来はかかる構造の誘電体基板5上に、例
えば図7に示す如くソース電極のリード2がアース用導
体パターン7上に位置し、ゲート電極のリード3とドレ
イン電極のリード4とが夫々マイクロストリップ線路6
上に位置するように高周波トランジスタを載置する。
【0006】しかる後に、リード2をアース用導体パタ
ーン7に半田付けすると共に、リード3及び4を夫々マ
イクロストリップ線路6上に半田付けする。これにより
、ソース電極のリード2はアース用導体パターン7及び
スルーホール8を夫々介して誘電体基板5の裏面のアー
ス導体に接続される。
【0007】このように、実装された高周波トランジス
タは図8に示す如き等価回路で示される。同図中、9は
上記の高周波トランジスタ、すなわち、電界効果トラン
ジスタで、そのソースはインピーダンスZの回路を介し
て接地されている。このインピーダンスZの回路は、通
常、前記したソース電極のリード2のインダクタンス成
分と誘電体基板5のスルーホール8のインダクタンス成
分とで形成される誘導性回路である。
【0008】
【発明が解決しようとする課題】しかるに、従来は、通
常Sパラメータを用いて回路設計を行なうが、Sパラメ
ータのカタログ値は一般にソースが理想的に接地された
状態の数値であるため、それを用いて回路シミュレータ
等により決定された回路は、上記のインピーダンスZの
誘導性回路が無い状態で設計された回路である。このた
め、実装された高周波トランジスタでは、見掛け上トラ
ンジスタ自体のSパラメータが変化したように作用し、
最適な回路設計が行なえないという問題を生ずる。
【0009】また、上記のインピーダンスZの誘導性回
路は、高周波トランジスタ9を含む回路を不安定にする
可能性もある。すなわち、このことにつき説明するに、
デバイスの安定性を示すのに次式の安定係数Kが用いら
れることは周知の通りである。
【0010】
【数1】
【0011】ただし、上式中、S11,S12,S21
,S22はデバイスのSパラメータである。K値が1以
上であればデバイスに如何なるインピーダンス回路を接
続しても回路は安定であるが、K値が1より小さくなる
と負荷インピーダンスに回路が不安定となる領域が存在
するようになる。
【0012】図9は前記した高周波トランジスタ9のソ
ース・アース間のインピーダンスZ(50Ωで正規化)
とK値との関係を示す。同図からわかるように、上記イ
ンピーダンスZは誘導性インピーダンス(インダクタン
ス)であって、それが増加するにつれてK値が非直線的
に小となる。従って、使用周波数でのデバイスのK値が
カタログ上1より大きくとも、図7に示したような実装
方法によってインピーダンスZを含んだK値が1より小
さくなる場合があり、回路の予期しない不安定さを招く
こととなる。この回路の不安定さは、周波数が高くなる
と共に大きくなる。
【0013】本発明は以上の点に鑑みなされたもので、
トランジスタパッケージ上に所定の電極に電気的に接続
されたメタライズ部分を設けることにより、上記課題を
解決した高周波トランジスタ及びそれを基板上に取り付
ける実装方法を提供することを目的とする。
【0014】
【課題を解決するための手段】図1は本発明になる高周
波トランジスタの原理図を示す。図1(A)は請求項1
記載の発明の原理図で、高周波トランジスタ10は、接
地すべき第1の電極に電気的に接続されたメタライズ部
分12がトランジスタパッケージ11上に設けられ、ま
た非接地の第2及び第3の電極に夫々別々に電気的に接
続された第1及び第2のリード13,14がトランジス
タパッケージ11の外方へ延在形成されている。
【0015】この高周波トランジスタ10は本発明実装
方法により基板表面のスルーホールの周辺に形成された
アース用導体パターン上にトランジスタパッケージ11
が位置し、かつ、基板表面の信号伝送用導体上に第1及
び第2のリード13,14が位置するように基板上に取
り付けられる。
【0016】図1(B)は請求項3記載の発明の原理図
で、高周波トランジスタ15は接地すべき第1の電極に
電気的に接続されたリード17がトランジスタパッケー
ジ16の底面より外方へ延在形成され、また第2及び第
3の電極に夫々別々に電気的に接続された第1及び第2
のメタライズ部分18,19がトランジスタパッケージ
16の上面に夫々形成されている。
【0017】本発明実装方法は、アース導体が形成され
ている基板の裏面側からこの高周波トランジスタ15の
トランジスタパッケージ16をその上面が基板表面に露
出するように基板に穿設されたスルーホールに挿入する
工程と、第1及び第2のメタライズ部分18,19を信
号伝送用導体に夫々電気的に接続し、リード17をアー
ス導体に半田付けする工程とを含む。
【0018】
【作用】図1(A)に示した本発明高周波トランジスタ
10はメタライズ部分12が基板のスルーホール周辺に
形成されたアース用導体パターン上に電気的に接続され
るため、高周波トランジスタ10の接地すべき電極と基
板裏面のアース導体とが従来に比べて極めて短い距離で
接続される。
【0019】また、図1(B)に示した高周波トランジ
スタ15はリード17が基板裏面のアース導体に直接半
田付けされるため、高周波トランジスタ15の接地すべ
き電極とアース導体とが最短距離で接続される。従って
、本発明では高周波トランジスタ10,15の接地すべ
き電極とアース間の不要なインピーダンスを無視できる
ほど小に、又はゼロとすることができる。
【0020】
【実施例】図2は本発明になる高周波トランジスタの第
1実施例の外観図を示し、同図(A)は平面図、同図(
B)は側面図、同図(C)は底面図である。図2は前記
高周波トランジスタ10の実施例で、ソース電極が接地
される電界効果トランジスタ20を示している。この電
界効果トランジスタ20は図2に示すように、偏平な円
柱形状のセラミック製トランジスタパッケージ21(図
1(A)の11に相当)内に収納されている。22はソ
ース電極と電気的に接続されたメタライズ部分(図1(
A)の12に相当)で、トランジスタパッケージ21の
底面に、図2(C)に示す如く互いに相対向して2個所
形成されている。メタライズ部分22は例えば金によっ
て構成されている。
【0021】23はゲート電極と電気的に接続されたリ
ード(以下、ゲートリードという)で、図1(A)の第
1のリード13に相当し、トランジスタパッケージ21
の底面から2つのメタライズ部分22を結ぶ線分に対し
て直角方向に延在形成されている。このゲートリード2
3の先端23aは電極識別のため従来と同様に斜めにカ
ットされている。
【0022】24はドレイン電極と電気的に接続された
リード(以下、ドレインゲートという)で、図1(A)
の第2のリード14に相当し、ゲートリード23と同様
に半田付け可能な金属で構成され、ゲートリード23と
反対方向に延在形成されている。このように、本実施例
の電界効果トランジスタ20は前記した従来の高周波ト
ランジスタのゲートリードの代りにメタライズ部分22
を設けた点に特徴がある。
【0023】次にかかる外観の電界効果トランジスタ2
0の基板への実装方法について図3と共に説明する。図
3(A)は実装前、同図(B)は実装後の外観を示す。 同図中、図2と同一構成部分には同一符号を付し、その
説明を省略する。図3(A)において、31は誘電体基
板で、その裏面にはアース導体(図示せず)が形成され
ており、また所定位置にスルーホール32が穿設されて
いる。誘電体基板31の表面上スルーホール32の周囲
には、アース用導体パターン33が形成されている。ま
た、誘電体基板31の表面上には、アース用導体パター
ン33と非接続とされた、マイクロストリップ線路34
がスルーホール32及びアース用導体パターン33を挟
んで形成されている。
【0024】かかる構造の誘電体基板31の表面上方か
ら図3(A)に示す如く電界効果トランジスタ20をト
ランジスタパッケージ21の底面がアース用導体パター
ン33上に位置し、かつ、ゲートリード23とドレイン
リード24が夫々マイクロストリップ線路34上に位置
するように載置する。これにより、電界効果トランジス
タ20は誘電体基板31上に図3(B)に示す如くトラ
ンジスタパッケージ21がスルーホール32の真上に載
置された状態とされ、その後メタライズ部分22とアー
ス用導体パターン33との間が半田付けされ、またマイ
クロストリップ線路34とゲートリード23,ドレイン
リード24とが夫々半田付けされる。アース用導体パタ
ーン33はトランジスタパッケージ21よりひとまわり
大きな形状で形成されているため、メタライズ部分22
とアース用導体パターン33との半田付け部が実装後外
部から容易に目視確認できる。このようにして、誘電体
基板31上に実装された電界効果トランジスタ20は、
マイクロ波帯の信号の増幅素子として使用される。
【0025】本実施例によれば、電界効果トランジスタ
20のソース電極がメタライズ部分22,アース用導体
パターン33及びスルーホール32を夫々介して誘電体
基板31の裏面のアース導体に電気的に接続されるから
、ソース電極は従来に比べて極めて短い距離でアース導
体に接続されることとなり、前記したソース・アース間
のインピーダンスZを無視できるほど小にできる。よっ
て、回路設計された回路と同等の回路の実装ができ(換
言すると回路の設計精度が向上し)、また回路の不安定
化を防ぐことができる。
【0026】次に本発明になる高周波トランジスタの第
2実施例について、図4の外観図と共に説明する。図4
(A)は平面図、同図(B)は側面図、同図(C)は底
面図で、前記高周波トランジスタ15としてソース電極
が接地される電界効果トランジスタ40を示している。 電界効果トランジスタ40は偏平な円柱形状のセラミッ
ク製トランジスタパッケージ41(図1(B)の16に
相当)内に収納されている。42はソースリードで、図
1(B)のリード17に相当し、ソース電極に電気的に
接続され、トランジスタパッケージ41の底面より外方
へ延在形成されている。
【0027】また、図4(A)中43及び44は夫々メ
タライズ部分で、図1(B)の第1,第2のメタライズ
部分18,19に相当し、トランジスタパッケージ41
の上面に例えば金によって形成されている。メタライズ
部分18は電界効果トランジスタ40のゲート電極に電
気的に接続されており、またメタライズ部分19はドレ
イン電極に電気的に接続されている。なお、電極識別の
ためのマーカがトランジスタパッケージ41に付されて
いる。
【0028】次に上記電界効果トランジスタ40の基板
への実装方法について図5と共に説明する。図5(A)
は実装前、図5(B)及び(C)は夫々実装後の外観を
示す。同図中、図4と同一構成部分には同一符号を付し
、その説明を省略する。図5(A)において、51は誘
電体基板で、その厚さはトランジスタパッケージ41の
高さ程度に設定されている。誘電体基板51の所定位置
には図5(A)に示す如くトランジスタパッケージ41
より若干大径のスルーホール52が穿設されている。 また、誘電体基板51の表面にはスルーホール52を挟
んで同一直線上にマイクロストリップ線路53が形成さ
れている。更に、誘電体基板51の裏面には図5(C)
に示す如くアース導体54が形成されている。
【0029】かかる構造の誘電体基板51に電界効果ト
ランジスタ40を実装するために、まず図5(A)に示
す如く電界効果トランジスタ40を誘電体基板51の裏
面側からスルーホール52内に挿入する。このとき、誘
電体基板51の表面にトランジスタパッケージ41の上
面が露出し、かつ、メタライズ部分43,44がマイク
ロストリップ線路53の端部に近接するように配設する
【0030】しかる後に、図5(B)に示す如く、誘電
体基板51の表面側では、接続用リボン55を用いてマ
イクロストリップ線路53とメタライズ部分43,44
とをボンディングあるいは半田付けによって接続する。 また、誘電体基板51の裏面側では、図5(C)に示す
如く半田56を用いてソースリード42とアース導体5
4とを接続する。このようにして、誘電体基板51に実
装された電界効果トランジスタ40はマイクロ波帯の信
号の増幅素子等として使用される。
【0031】本実施例によれば、ソースリード42とア
ース導体54とが直接に接続されているので、前記した
ソース・アース間のインピーダンスZを略ゼロにするこ
とができる。よって、本実施例も第1実施例と同様の効
果を奏する。
【0032】なお、本発明は上記の各実施例に限定され
るものではなく、例えばソース接地に限らず、ゲート接
地、ドレイン接地とすることも可能であり、また電界効
果トランジスタに限らずバイポーラトランジスタを使用
してもよいことは勿論である。また、使用周波数はマイ
クロ波帯に限らずミリ波でもよい。
【0033】
【発明の効果】上述の如く、本発明によれば、高周波ト
ランジスタの接地すべき電極とアース間の不要なインピ
ーダンスを無視できるほど小に、又はゼロとすることが
できるため、回路設計の精度を向上することができ、ま
た従来に比べてより高周波数まで回路の不安定化を防止
することができる等の特長を有するものである。
【図面の簡単な説明】
【図1】本発明の高周波トランジスタの原理図である。
【図2】本発明高周波トランジスタの第1実施例の外観
図である。
【図3】本発明方法の第1実施例の説明図である。
【図4】本発明高周波トランジスタの第2実施例の外観
図である。
【図5】本発明方法の第2実施例の説明図である。
【図6】従来の高周波トランジスタの一例の外観図であ
る。
【図7】従来の高周波トランジスタの実装例を示す斜視
図である。
【図8】図7の等価回路図である。
【図9】ソース・アース間インピーダンスとK値との関
係を示す図である。
【符号の説明】
11,16  トランジスタパッケージ12  メタラ
イズ部分 13  第1のリード 14  第2のリード 17  リード 18  第1のメタライズ部分 19  第2のメタライズ部分

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  接地すべき第1の電極と非接地の第2
    及び第3の電極のうち、該第1の電極に電気的に接続さ
    れたメタライズ部分(12)をトランジスタパッケージ
    (11)上に設け、該第2及び第3の電極に夫々別々に
    電気的に接続された第1及び第2のリード(13,14
    )を該トランジスタパッケージ(11)の外方へ延在形
    成したことを特徴とする高周波トランジスタ。
  2. 【請求項2】  裏面にアース導体が形成され、表面の
    スルーホール(32)の周囲にアース用導体パターン(
    33)が形成されると共に、該アース用導体パターン(
    33)に非接続とされた信号伝送用導体(34)が形成
    された基板(31)に対して、該アース用導体パターン
    (33)上に前記トランジスタパッケージ(11)が位
    置し、かつ、該信号伝送用導体(34)上に前記第1及
    び第2のリード(13,14)が位置するように、請求
    項1記載の高周波トランジスタを該基板(31)上に取
    り付けることを特徴とする高周波トランジスタの実装方
    法。
  3. 【請求項3】  接地すべき第1の電極と非接地の第2
    及び第3の電極のうち、該第1の電極に電気的に接続さ
    れたリード(17)をトランジスタパッケージ(16)
    の底面より外方へ延在形成し、該第2及び第3の電極に
    夫々別々に電気的に接続された第1及び第2のメタライ
    ズ部分(18,19)を該トランジスタパッケージ(1
    6)の上面に夫々形成したことを特徴とする高周波トラ
    ンジスタ。
  4. 【請求項4】  裏面にアース導体(54)が形成され
    、表面の前記トランジスタパッケージ(16)より大径
    のスルーホール(52)の周辺に前記アース導体(54
    )と非接続の信号伝送用導体(53)が形成された基板
    (51)の裏面側から前記トランジスタパッケージ(1
    6)を、その上面が該基板(51)の表面に露出するよ
    う前記スルーホール(52)に挿入する工程と、前記第
    1及び第2のメタライズ部分(18,19)を前記信号
    伝送用導体(53)に夫々電気的に接続し、前記リード
    (17)を前記アース導体(54)に半田付けする工程
    とを含み、請求項3記載の高周波トランジスタを該基板
    (51)上に取り付けることを特徴とする高周波トラン
    ジスタの実装方法。
JP5285691A 1991-03-18 1991-03-18 高周波トランジスタ及びその実装方法 Withdrawn JPH04288860A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5285691A JPH04288860A (ja) 1991-03-18 1991-03-18 高周波トランジスタ及びその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5285691A JPH04288860A (ja) 1991-03-18 1991-03-18 高周波トランジスタ及びその実装方法

Publications (1)

Publication Number Publication Date
JPH04288860A true JPH04288860A (ja) 1992-10-13

Family

ID=12926502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5285691A Withdrawn JPH04288860A (ja) 1991-03-18 1991-03-18 高周波トランジスタ及びその実装方法

Country Status (1)

Country Link
JP (1) JPH04288860A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053508A (ja) * 1999-08-17 2001-02-23 Hitachi Kokusai Electric Inc 高周波回路部品の実装構造
JP2006093698A (ja) * 2004-09-22 2006-04-06 Dongguk Univ Industry-Academic Cooperation Foundation 超高周波半導体素子
US8125009B2 (en) 2009-10-06 2012-02-28 Mitsubishi Electric Corporation Mounting circuit substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053508A (ja) * 1999-08-17 2001-02-23 Hitachi Kokusai Electric Inc 高周波回路部品の実装構造
JP2006093698A (ja) * 2004-09-22 2006-04-06 Dongguk Univ Industry-Academic Cooperation Foundation 超高周波半導体素子
US8125009B2 (en) 2009-10-06 2012-02-28 Mitsubishi Electric Corporation Mounting circuit substrate

Similar Documents

Publication Publication Date Title
JPH06342857A (ja) 装置のパッケージング
EP1585184B1 (en) Direct current cut structure
JPH04288860A (ja) 高周波トランジスタ及びその実装方法
JP2003283273A (ja) マイクロ波集積回路
JP3008939B1 (ja) 高周波回路基板
JPH06338712A (ja) 高周波集積回路
US7230319B2 (en) Electronic substrate
JP3034672B2 (ja) 半導体装置実装体
JPH01273404A (ja) 高周波半導体デバイス
JPH02234501A (ja) ストリップ線路と同軸コネクタの接続構造
JPH05199019A (ja) 高周波回路パッケージ
JP2004153795A (ja) 伝送路
JPS63190405A (ja) 同軸型誘電体共振器の実装方法
JPH07326909A (ja) マイクロ波整合回路
JP3833426B2 (ja) 高周波用配線基板
JPS622819Y2 (ja)
JPH03286611A (ja) 高周波増幅器
JPH01143502A (ja) マイクロ波集積回路
JPS61285811A (ja) マイクロ波回路
JPH0389605A (ja) 高周波増幅回路
JP2001185918A (ja) 高周波用配線基板
JP2000188361A (ja) 高周波用配線基板およびその実装構造
JP3852589B2 (ja) マイクロ波集積回路、誘電体基板
WO2009157563A1 (ja) 伝送線路基板及び高周波部品の測定装置
JPH042492Y2 (ja)

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514