JPH04288860A - 高周波トランジスタ及びその実装方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は高周波トランジスタ及び
その実装方法に係り、特にマイクロストリップ線路を用
いたマイクロ波回路に用いる高周波トランジスタ及びそ
の基板への実装方法に関する。

【０００２】マイクロ波無線装置に用いられる回路は、
特に低損失や大電力が要求される部分以外はマイクロス
トリップ線路による平面回路が一般に採用されている。 特に近年は、小型化、製造コストの低減のために表面実
装部品の自動実装化が進んでいる。一方、部品を載せる
誘電体基板の加工技術の向上により、スルーホールが実
現できるようになってきた。このような技術背景により
、例えば電界効果トランジスタあるいはバイポーラトラ
ンジスタを用いた増幅器等は、素子のソース電極あるい
はエミッタ電極をアースに接続する手段として、スルー
ホールを利用する場合が多くなっている。この際、周波
数が高くなると、トランジスタの電極とアース間の距離
が信号の波長に対して無視できなくなり、所望の電気的
特性が得られなくなる。このため、トランジスタの電極
を極力短い距離でアースに接続する技術が必要とされる
。

【０００３】

【従来の技術】図６は従来の高周波トランジスタの一例
の外観図で、同図（Ａ）は平面図、同図（Ｂ）は側面図
、同図（Ｃ）は底面図である。同図中、１はセラミック
パッケージで、偏平な円柱状をしている。２はソース電
極のリードで、セラミックパッケージ１を介して互いに
対向する方向に延在形成されている。３はゲート電極の
リード、４はドレイン電極のリードで、これらはセラミ
ックパッケージ１を介して互いに対向し、かつ、リード
２の長手方向に対して直交する方向に延在形成されてい
る。各リード２〜４は夫々半田付け可能な金属で構成さ
れている。また、電極の識別のため、例えばゲート電極
のリード３の先端３ａが斜めにカットされている。

【０００４】かかる外観をもつ従来の高周波トランジス
タ（ここでは電界効果トランジスタ）は、図７に示す如
く基板上に実装され、例えばマイクロ波帯の信号の増幅
素子等として使用される。同図中、５は誘電体基板で、
その表面上にマイクロストリップ線路６がセラミックパ
ッケージ１の直径より若干大なる長さの区間を挟んで対
向するように形成され、またアース用導体パターン７が
セラミックパッケージ１の直径より若干大なる長さの区
間を挟んで対向し、かつ、マイクロストリップ線路６の
長手方向に対して直交する方向に長手方向を有するよう
形成されている。更に、８はスルーホールでアース用導
体パターン７及び誘電体基板５に穿設されている。なお
、誘電体基板５の裏面にはアース導体が形成されている
。

【０００５】従来はかかる構造の誘電体基板５上に、例
えば図７に示す如くソース電極のリード２がアース用導
体パターン７上に位置し、ゲート電極のリード３とドレ
イン電極のリード４とが夫々マイクロストリップ線路６
上に位置するように高周波トランジスタを載置する。

【０００６】しかる後に、リード２をアース用導体パタ
ーン７に半田付けすると共に、リード３及び４を夫々マ
イクロストリップ線路６上に半田付けする。これにより
、ソース電極のリード２はアース用導体パターン７及び
スルーホール８を夫々介して誘電体基板５の裏面のアー
ス導体に接続される。

【０００７】このように、実装された高周波トランジス
タは図８に示す如き等価回路で示される。同図中、９は
上記の高周波トランジスタ、すなわち、電界効果トラン
ジスタで、そのソースはインピーダンスＺの回路を介し
て接地されている。このインピーダンスＺの回路は、通
常、前記したソース電極のリード２のインダクタンス成
分と誘電体基板５のスルーホール８のインダクタンス成
分とで形成される誘導性回路である。

【０００８】

【発明が解決しようとする課題】しかるに、従来は、通
常Ｓパラメータを用いて回路設計を行なうが、Ｓパラメ
ータのカタログ値は一般にソースが理想的に接地された
状態の数値であるため、それを用いて回路シミュレータ
等により決定された回路は、上記のインピーダンスＺの
誘導性回路が無い状態で設計された回路である。このた
め、実装された高周波トランジスタでは、見掛け上トラ
ンジスタ自体のＳパラメータが変化したように作用し、
最適な回路設計が行なえないという問題を生ずる。

【０００９】また、上記のインピーダンスＺの誘導性回
路は、高周波トランジスタ９を含む回路を不安定にする
可能性もある。すなわち、このことにつき説明するに、
デバイスの安定性を示すのに次式の安定係数Ｋが用いら
れることは周知の通りである。

【００１０】

【数１】

【００１１】ただし、上式中、Ｓ１１，Ｓ１２，Ｓ２１
，Ｓ２２はデバイスのＳパラメータである。Ｋ値が１以
上であればデバイスに如何なるインピーダンス回路を接
続しても回路は安定であるが、Ｋ値が１より小さくなる
と負荷インピーダンスに回路が不安定となる領域が存在
するようになる。

【００１２】図９は前記した高周波トランジスタ９のソ
ース・アース間のインピーダンスＺ（５０Ωで正規化）
とＫ値との関係を示す。同図からわかるように、上記イ
ンピーダンスＺは誘導性インピーダンス（インダクタン
ス）であって、それが増加するにつれてＫ値が非直線的
に小となる。従って、使用周波数でのデバイスのＫ値が
カタログ上１より大きくとも、図７に示したような実装
方法によってインピーダンスＺを含んだＫ値が１より小
さくなる場合があり、回路の予期しない不安定さを招く
こととなる。この回路の不安定さは、周波数が高くなる
と共に大きくなる。

【００１３】本発明は以上の点に鑑みなされたもので、
トランジスタパッケージ上に所定の電極に電気的に接続
されたメタライズ部分を設けることにより、上記課題を
解決した高周波トランジスタ及びそれを基板上に取り付
ける実装方法を提供することを目的とする。

【００１４】

【課題を解決するための手段】図１は本発明になる高周
波トランジスタの原理図を示す。図１（Ａ）は請求項１
記載の発明の原理図で、高周波トランジスタ１０は、接
地すべき第１の電極に電気的に接続されたメタライズ部
分１２がトランジスタパッケージ１１上に設けられ、ま
た非接地の第２及び第３の電極に夫々別々に電気的に接
続された第１及び第２のリード１３，１４がトランジス
タパッケージ１１の外方へ延在形成されている。

【００１５】この高周波トランジスタ１０は本発明実装
方法により基板表面のスルーホールの周辺に形成された
アース用導体パターン上にトランジスタパッケージ１１
が位置し、かつ、基板表面の信号伝送用導体上に第１及
び第２のリード１３，１４が位置するように基板上に取
り付けられる。

【００１６】図１（Ｂ）は請求項３記載の発明の原理図
で、高周波トランジスタ１５は接地すべき第１の電極に
電気的に接続されたリード１７がトランジスタパッケー
ジ１６の底面より外方へ延在形成され、また第２及び第
３の電極に夫々別々に電気的に接続された第１及び第２
のメタライズ部分１８，１９がトランジスタパッケージ
１６の上面に夫々形成されている。

【００１７】本発明実装方法は、アース導体が形成され
ている基板の裏面側からこの高周波トランジスタ１５の
トランジスタパッケージ１６をその上面が基板表面に露
出するように基板に穿設されたスルーホールに挿入する
工程と、第１及び第２のメタライズ部分１８，１９を信
号伝送用導体に夫々電気的に接続し、リード１７をアー
ス導体に半田付けする工程とを含む。

【００１８】

【作用】図１（Ａ）に示した本発明高周波トランジスタ
１０はメタライズ部分１２が基板のスルーホール周辺に
形成されたアース用導体パターン上に電気的に接続され
るため、高周波トランジスタ１０の接地すべき電極と基
板裏面のアース導体とが従来に比べて極めて短い距離で
接続される。

【００１９】また、図１（Ｂ）に示した高周波トランジ
スタ１５はリード１７が基板裏面のアース導体に直接半
田付けされるため、高周波トランジスタ１５の接地すべ
き電極とアース導体とが最短距離で接続される。従って
、本発明では高周波トランジスタ１０，１５の接地すべ
き電極とアース間の不要なインピーダンスを無視できる
ほど小に、又はゼロとすることができる。

【００２０】

【実施例】図２は本発明になる高周波トランジスタの第
１実施例の外観図を示し、同図（Ａ）は平面図、同図（
Ｂ）は側面図、同図（Ｃ）は底面図である。図２は前記
高周波トランジスタ１０の実施例で、ソース電極が接地
される電界効果トランジスタ２０を示している。この電
界効果トランジスタ２０は図２に示すように、偏平な円
柱形状のセラミック製トランジスタパッケージ２１（図
１（Ａ）の１１に相当）内に収納されている。２２はソ
ース電極と電気的に接続されたメタライズ部分（図１（
Ａ）の１２に相当）で、トランジスタパッケージ２１の
底面に、図２（Ｃ）に示す如く互いに相対向して２個所
形成されている。メタライズ部分２２は例えば金によっ
て構成されている。

【００２１】２３はゲート電極と電気的に接続されたリ
ード（以下、ゲートリードという）で、図１（Ａ）の第
１のリード１３に相当し、トランジスタパッケージ２１
の底面から２つのメタライズ部分２２を結ぶ線分に対し
て直角方向に延在形成されている。このゲートリード２
３の先端２３ａは電極識別のため従来と同様に斜めにカ
ットされている。

【００２２】２４はドレイン電極と電気的に接続された
リード（以下、ドレインゲートという）で、図１（Ａ）
の第２のリード１４に相当し、ゲートリード２３と同様
に半田付け可能な金属で構成され、ゲートリード２３と
反対方向に延在形成されている。このように、本実施例
の電界効果トランジスタ２０は前記した従来の高周波ト
ランジスタのゲートリードの代りにメタライズ部分２２
を設けた点に特徴がある。

【００２３】次にかかる外観の電界効果トランジスタ２
０の基板への実装方法について図３と共に説明する。図
３（Ａ）は実装前、同図（Ｂ）は実装後の外観を示す。 同図中、図２と同一構成部分には同一符号を付し、その
説明を省略する。図３（Ａ）において、３１は誘電体基
板で、その裏面にはアース導体（図示せず）が形成され
ており、また所定位置にスルーホール３２が穿設されて
いる。誘電体基板３１の表面上スルーホール３２の周囲
には、アース用導体パターン３３が形成されている。ま
た、誘電体基板３１の表面上には、アース用導体パター
ン３３と非接続とされた、マイクロストリップ線路３４
がスルーホール３２及びアース用導体パターン３３を挟
んで形成されている。

【００２４】かかる構造の誘電体基板３１の表面上方か
ら図３（Ａ）に示す如く電界効果トランジスタ２０をト
ランジスタパッケージ２１の底面がアース用導体パター
ン３３上に位置し、かつ、ゲートリード２３とドレイン
リード２４が夫々マイクロストリップ線路３４上に位置
するように載置する。これにより、電界効果トランジス
タ２０は誘電体基板３１上に図３（Ｂ）に示す如くトラ
ンジスタパッケージ２１がスルーホール３２の真上に載
置された状態とされ、その後メタライズ部分２２とアー
ス用導体パターン３３との間が半田付けされ、またマイ
クロストリップ線路３４とゲートリード２３，ドレイン
リード２４とが夫々半田付けされる。アース用導体パタ
ーン３３はトランジスタパッケージ２１よりひとまわり
大きな形状で形成されているため、メタライズ部分２２
とアース用導体パターン３３との半田付け部が実装後外
部から容易に目視確認できる。このようにして、誘電体
基板３１上に実装された電界効果トランジスタ２０は、
マイクロ波帯の信号の増幅素子として使用される。

【００２５】本実施例によれば、電界効果トランジスタ
２０のソース電極がメタライズ部分２２，アース用導体
パターン３３及びスルーホール３２を夫々介して誘電体
基板３１の裏面のアース導体に電気的に接続されるから
、ソース電極は従来に比べて極めて短い距離でアース導
体に接続されることとなり、前記したソース・アース間
のインピーダンスＺを無視できるほど小にできる。よっ
て、回路設計された回路と同等の回路の実装ができ（換
言すると回路の設計精度が向上し）、また回路の不安定
化を防ぐことができる。

【００２６】次に本発明になる高周波トランジスタの第
２実施例について、図４の外観図と共に説明する。図４
（Ａ）は平面図、同図（Ｂ）は側面図、同図（Ｃ）は底
面図で、前記高周波トランジスタ１５としてソース電極
が接地される電界効果トランジスタ４０を示している。 電界効果トランジスタ４０は偏平な円柱形状のセラミッ
ク製トランジスタパッケージ４１（図１（Ｂ）の１６に
相当）内に収納されている。４２はソースリードで、図
１（Ｂ）のリード１７に相当し、ソース電極に電気的に
接続され、トランジスタパッケージ４１の底面より外方
へ延在形成されている。

【００２７】また、図４（Ａ）中４３及び４４は夫々メ
タライズ部分で、図１（Ｂ）の第１，第２のメタライズ
部分１８，１９に相当し、トランジスタパッケージ４１
の上面に例えば金によって形成されている。メタライズ
部分１８は電界効果トランジスタ４０のゲート電極に電
気的に接続されており、またメタライズ部分１９はドレ
イン電極に電気的に接続されている。なお、電極識別の
ためのマーカがトランジスタパッケージ４１に付されて
いる。

【００２８】次に上記電界効果トランジスタ４０の基板
への実装方法について図５と共に説明する。図５（Ａ）
は実装前、図５（Ｂ）及び（Ｃ）は夫々実装後の外観を
示す。同図中、図４と同一構成部分には同一符号を付し
、その説明を省略する。図５（Ａ）において、５１は誘
電体基板で、その厚さはトランジスタパッケージ４１の
高さ程度に設定されている。誘電体基板５１の所定位置
には図５（Ａ）に示す如くトランジスタパッケージ４１
より若干大径のスルーホール５２が穿設されている。 また、誘電体基板５１の表面にはスルーホール５２を挟
んで同一直線上にマイクロストリップ線路５３が形成さ
れている。更に、誘電体基板５１の裏面には図５（Ｃ）
に示す如くアース導体５４が形成されている。

【００２９】かかる構造の誘電体基板５１に電界効果ト
ランジスタ４０を実装するために、まず図５（Ａ）に示
す如く電界効果トランジスタ４０を誘電体基板５１の裏
面側からスルーホール５２内に挿入する。このとき、誘
電体基板５１の表面にトランジスタパッケージ４１の上
面が露出し、かつ、メタライズ部分４３，４４がマイク
ロストリップ線路５３の端部に近接するように配設する
。

【００３０】しかる後に、図５（Ｂ）に示す如く、誘電
体基板５１の表面側では、接続用リボン５５を用いてマ
イクロストリップ線路５３とメタライズ部分４３，４４
とをボンディングあるいは半田付けによって接続する。 また、誘電体基板５１の裏面側では、図５（Ｃ）に示す
如く半田５６を用いてソースリード４２とアース導体５
４とを接続する。このようにして、誘電体基板５１に実
装された電界効果トランジスタ４０はマイクロ波帯の信
号の増幅素子等として使用される。

【００３１】本実施例によれば、ソースリード４２とア
ース導体５４とが直接に接続されているので、前記した
ソース・アース間のインピーダンスＺを略ゼロにするこ
とができる。よって、本実施例も第１実施例と同様の効
果を奏する。

【００３２】なお、本発明は上記の各実施例に限定され
るものではなく、例えばソース接地に限らず、ゲート接
地、ドレイン接地とすることも可能であり、また電界効
果トランジスタに限らずバイポーラトランジスタを使用
してもよいことは勿論である。また、使用周波数はマイ
クロ波帯に限らずミリ波でもよい。

【００３３】

【発明の効果】上述の如く、本発明によれば、高周波ト
ランジスタの接地すべき電極とアース間の不要なインピ
ーダンスを無視できるほど小に、又はゼロとすることが
できるため、回路設計の精度を向上することができ、ま
た従来に比べてより高周波数まで回路の不安定化を防止
することができる等の特長を有するものである。

【図面の簡単な説明】

【図１】本発明の高周波トランジスタの原理図である。

【図２】本発明高周波トランジスタの第１実施例の外観
図である。

【図３】本発明方法の第１実施例の説明図である。

【図４】本発明高周波トランジスタの第２実施例の外観
図である。

【図５】本発明方法の第２実施例の説明図である。

【図６】従来の高周波トランジスタの一例の外観図であ
る。

【図７】従来の高周波トランジスタの実装例を示す斜視
図である。

【図８】図７の等価回路図である。

【図９】ソース・アース間インピーダンスとＫ値との関
係を示す図である。

【符号の説明】

１１，１６　　トランジスタパッケージ１２　　メタラ
イズ部分 １３　　第１のリード １４　　第２のリード １７　　リード １８　　第１のメタライズ部分 １９　　第２のメタライズ部分

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　接地すべき第１の電極と非接地の第２
   及び第３の電極のうち、該第１の電極に電気的に接続さ
   れたメタライズ部分（１２）をトランジスタパッケージ
   （１１）上に設け、該第２及び第３の電極に夫々別々に
   電気的に接続された第１及び第２のリード（１３，１４
   ）を該トランジスタパッケージ（１１）の外方へ延在形
   成したことを特徴とする高周波トランジスタ。
2. 【請求項２】　　裏面にアース導体が形成され、表面の
   スルーホール（３２）の周囲にアース用導体パターン（
   ３３）が形成されると共に、該アース用導体パターン（
   ３３）に非接続とされた信号伝送用導体（３４）が形成
   された基板（３１）に対して、該アース用導体パターン
   （３３）上に前記トランジスタパッケージ（１１）が位
   置し、かつ、該信号伝送用導体（３４）上に前記第１及
   び第２のリード（１３，１４）が位置するように、請求
   項１記載の高周波トランジスタを該基板（３１）上に取
   り付けることを特徴とする高周波トランジスタの実装方
   法。
3. 【請求項３】　　接地すべき第１の電極と非接地の第２
   及び第３の電極のうち、該第１の電極に電気的に接続さ
   れたリード（１７）をトランジスタパッケージ（１６）
   の底面より外方へ延在形成し、該第２及び第３の電極に
   夫々別々に電気的に接続された第１及び第２のメタライ
   ズ部分（１８，１９）を該トランジスタパッケージ（１
   ６）の上面に夫々形成したことを特徴とする高周波トラ
   ンジスタ。
4. 【請求項４】　　裏面にアース導体（５４）が形成され
   、表面の前記トランジスタパッケージ（１６）より大径
   のスルーホール（５２）の周辺に前記アース導体（５４
   ）と非接続の信号伝送用導体（５３）が形成された基板
   （５１）の裏面側から前記トランジスタパッケージ（１
   ６）を、その上面が該基板（５１）の表面に露出するよ
   う前記スルーホール（５２）に挿入する工程と、前記第
   １及び第２のメタライズ部分（１８，１９）を前記信号
   伝送用導体（５３）に夫々電気的に接続し、前記リード
   （１７）を前記アース導体（５４）に半田付けする工程
   とを含み、請求項３記載の高周波トランジスタを該基板
   （５１）上に取り付けることを特徴とする高周波トラン
   ジスタの実装方法。