JP3046287B1 - 接続端子構造 - Google Patents
接続端子構造Info
- Publication number
- JP3046287B1 JP3046287B1 JP10361453A JP36145398A JP3046287B1 JP 3046287 B1 JP3046287 B1 JP 3046287B1 JP 10361453 A JP10361453 A JP 10361453A JP 36145398 A JP36145398 A JP 36145398A JP 3046287 B1 JP3046287 B1 JP 3046287B1
- Authority
- JP
- Japan
- Prior art keywords
- ground layer
- signal conductor
- connection
- ground
- dielectric substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Waveguides (AREA)
Abstract
【要約】
【課題】誘電体基板に対して信号導体とグランド層を具
備する高周波伝送線路が設けられた配線基板を外部回路
基板と接続するに際して、接続部における高周波信号の
伝送損失を低減した接続端子構造を提供する。 【解決手段】誘電体基板１の表面に形成された信号導体
２と、誘電体基板１の内部あるいは裏面に信号導体２と
平行に形成されたグランド層３を具備する高周波伝送線
路の端部において信号導体２の端部の両側に一対のグラ
ンド導体４が形成されてなる接続端子構造において、一
対のグランド導体４とグランド層３とを誘電体基板１を
貫通するように形成された接続導体５によって接続する
とともに、グランド層３の少なくとも接続導体５に挟ま
れ、且つ信号導体２と対向する領域を非グランド層形成
領域６とし、特にこの領域６を信号導体２の終端部に向
けて徐々に広がるように形成する。
備する高周波伝送線路が設けられた配線基板を外部回路
基板と接続するに際して、接続部における高周波信号の
伝送損失を低減した接続端子構造を提供する。 【解決手段】誘電体基板１の表面に形成された信号導体
２と、誘電体基板１の内部あるいは裏面に信号導体２と
平行に形成されたグランド層３を具備する高周波伝送線
路の端部において信号導体２の端部の両側に一対のグラ
ンド導体４が形成されてなる接続端子構造において、一
対のグランド導体４とグランド層３とを誘電体基板１を
貫通するように形成された接続導体５によって接続する
とともに、グランド層３の少なくとも接続導体５に挟ま
れ、且つ信号導体２と対向する領域を非グランド層形成
領域６とし、特にこの領域６を信号導体２の終端部に向
けて徐々に広がるように形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、信号導体と、その
信号導体と平行して形成されたグランド層を具備するマ
イクロストリップ線路やグランド付きコプレーナ線路を
有する配線基板に適用される接続端子構造に関するもの
で、特に、マイクロ波帯からミリ波帯領域の高周波用半
導体素子を収納あるいは搭載するのに好適な半導体素子
収納用パッケ−ジあるいは多層配線基板等の配線基板
を、高周波信号の伝送損失を低減して外部回路と接続す
るのに適した接続端子構造に関するものである。
信号導体と平行して形成されたグランド層を具備するマ
イクロストリップ線路やグランド付きコプレーナ線路を
有する配線基板に適用される接続端子構造に関するもの
で、特に、マイクロ波帯からミリ波帯領域の高周波用半
導体素子を収納あるいは搭載するのに好適な半導体素子
収納用パッケ−ジあるいは多層配線基板等の配線基板
を、高周波信号の伝送損失を低減して外部回路と接続す
るのに適した接続端子構造に関するものである。
【０００２】
【従来の技術】近年、高度情報化時代を迎え、情報伝達
に用いられる電波は１〜３０ＧＨｚのマイクロ波領域か
ら、更に３０〜３００ＧＨｚのミリ波領域の周波数まで
活用することが検討されており、例えば、オフィス内高
速無線データ通信システム（無線ＬＡＮ）のようなミリ
波の電波を用いた応用システムも提案されるようになっ
ている。
に用いられる電波は１〜３０ＧＨｚのマイクロ波領域か
ら、更に３０〜３００ＧＨｚのミリ波領域の周波数まで
活用することが検討されており、例えば、オフィス内高
速無線データ通信システム（無線ＬＡＮ）のようなミリ
波の電波を用いた応用システムも提案されるようになっ
ている。
【０００３】かかる応用システム等に用いられる高周波
用半導体素子（以下、単に高周波素子という）を収納あ
るいは搭載する配線基板には、従来、高周波信号の伝送
損失を小さく抑えるために金属製枠体にセラミック製高
周波用接続端子を接合したいわゆるメタルパッケージが
用いられている。図７は、従来のメタルパッケージに高
周波素子を収納して外部回路基板に実装した実装構造を
示す平面図（ａ）とその断面図（ｂ）である。なお図７
（ａ）では蓋体は省略した。図７によれば、金属製の基
板３１および蓋体３２からなるメタルパッケージ３３の
一部に、セラミック基板３４に信号導体３５を形成した
接続端子３６が取り付けられており、信号導体３５は、
メタルパッケージ３３内に搭載された高周波素子３７と
リボンなどによって電気的に接続されている。そして、
メタルパッケージ３３は、ベース基板３８の表面にネジ
３９等によって固定され、ベース基板３８の表面におい
て、誘電体基板４０の表面に信号導体４１が形成された
回路基板４２とは、接続端子３６の信号導体３５とリボ
ンやワイヤ等によって電気的に接続されている。
用半導体素子（以下、単に高周波素子という）を収納あ
るいは搭載する配線基板には、従来、高周波信号の伝送
損失を小さく抑えるために金属製枠体にセラミック製高
周波用接続端子を接合したいわゆるメタルパッケージが
用いられている。図７は、従来のメタルパッケージに高
周波素子を収納して外部回路基板に実装した実装構造を
示す平面図（ａ）とその断面図（ｂ）である。なお図７
（ａ）では蓋体は省略した。図７によれば、金属製の基
板３１および蓋体３２からなるメタルパッケージ３３の
一部に、セラミック基板３４に信号導体３５を形成した
接続端子３６が取り付けられており、信号導体３５は、
メタルパッケージ３３内に搭載された高周波素子３７と
リボンなどによって電気的に接続されている。そして、
メタルパッケージ３３は、ベース基板３８の表面にネジ
３９等によって固定され、ベース基板３８の表面におい
て、誘電体基板４０の表面に信号導体４１が形成された
回路基板４２とは、接続端子３６の信号導体３５とリボ
ンやワイヤ等によって電気的に接続されている。
【０００４】このようなメタルパッケージにおいては、
その組み立てが複雑であることから、モジュール製造時
の量産性及び低コスト化に問題があった。
その組み立てが複雑であることから、モジュール製造時
の量産性及び低コスト化に問題があった。
【０００５】このような問題を解消するために、誘電体
基板内部をスルーホール導体等を用いて信号線路をパッ
ケージの裏面に引出して接続端子を形成し、半田リフロ
ーによって外部回路基板の線路に表面実装することが提
案されている。
基板内部をスルーホール導体等を用いて信号線路をパッ
ケージの裏面に引出して接続端子を形成し、半田リフロ
ーによって外部回路基板の線路に表面実装することが提
案されている。
【０００６】図８は、このようなスルーホール導体を用
いた高周波パッケージの概略を説明するための図であ
る。この図８によれば、概略断面図（ａ）に示すよう
に、誘電体基板５１と蓋体５２からなるキャビティ内に
高周波素子５３が収納されており、また、誘電体基板５
１の表面には一端が高周波素子５３とリボンなどにより
接続された信号導体５４が形成され、また、誘電体基板
５１の内部には、図８（ｂ）に示すようなパターンのグ
ランド層５５が形成されている。
いた高周波パッケージの概略を説明するための図であ
る。この図８によれば、概略断面図（ａ）に示すよう
に、誘電体基板５１と蓋体５２からなるキャビティ内に
高周波素子５３が収納されており、また、誘電体基板５
１の表面には一端が高周波素子５３とリボンなどにより
接続された信号導体５４が形成され、また、誘電体基板
５１の内部には、図８（ｂ）に示すようなパターンのグ
ランド層５５が形成されている。
【０００７】そして、信号導体５４の他端は、誘電体基
板５１を貫通し、グランド層５５に接触することなく形
成されたスルーホール導体５６によって誘電体基板５１
の裏面に導出され、誘電体基板５１の裏面に形成された
信号導体５７と電気的に接続されている。
板５１を貫通し、グランド層５５に接触することなく形
成されたスルーホール導体５６によって誘電体基板５１
の裏面に導出され、誘電体基板５１の裏面に形成された
信号導体５７と電気的に接続されている。
【０００８】誘電体基板５１の裏面においては、図８
（ｃ）に示すように、信号導体５７の端部の両側に一対
のグランド導体５８が設けられており、このグランド導
体５８は、ビアホール導体５９によって誘電体内部のグ
ランド層５５と電気的に接続されている。
（ｃ）に示すように、信号導体５７の端部の両側に一対
のグランド導体５８が設けられており、このグランド導
体５８は、ビアホール導体５９によって誘電体内部のグ
ランド層５５と電気的に接続されている。
【０００９】一方、このパッケージを実装する外部回路
基板６０においては、その内部にグランド層６１が形成
されており、その表面には、信号導体６２が形成され、
パッケージとの接続においては、その両側にグランド導
体６３が形成されており、グランド層６１とビアホール
導体６４によってそれぞれ電気的に接続されている。
基板６０においては、その内部にグランド層６１が形成
されており、その表面には、信号導体６２が形成され、
パッケージとの接続においては、その両側にグランド導
体６３が形成されており、グランド層６１とビアホール
導体６４によってそれぞれ電気的に接続されている。
【００１０】そして、上記パッケージは、外部回路基板
６０に対して、半田６５によって、信号導体５７と６
２、グランド導体５８と６３同士をそれぞれ電気的に接
続することにより実装される。かかる構造においては、
図７のメタルパッケージに比較してパッケージと外部回
路基板との機械的接続と電気的接続をリフローで一括し
て行うことが可能で、モジュール製造時の量産性向上及
び低コスト化が可能である。
６０に対して、半田６５によって、信号導体５７と６
２、グランド導体５８と６３同士をそれぞれ電気的に接
続することにより実装される。かかる構造においては、
図７のメタルパッケージに比較してパッケージと外部回
路基板との機械的接続と電気的接続をリフローで一括し
て行うことが可能で、モジュール製造時の量産性向上及
び低コスト化が可能である。
【００１１】
【発明が解決しようとする課題】しかしながら、上記図
８のパッケージ構造において誘電体基板５１の裏面に形
成された信号導体５７とその両側に形成された一対のグ
ランド導体５８を具備する接続端子構造においては、そ
の接続部の特性は、伝送信号の周波数が７７ＧＨｚと非
常に高い場合には、実装構造において高周波信号の伝送
損失が大きくなったり、場合によっては、信号の伝送自
体が困難になるという場合があった。
８のパッケージ構造において誘電体基板５１の裏面に形
成された信号導体５７とその両側に形成された一対のグ
ランド導体５８を具備する接続端子構造においては、そ
の接続部の特性は、伝送信号の周波数が７７ＧＨｚと非
常に高い場合には、実装構造において高周波信号の伝送
損失が大きくなったり、場合によっては、信号の伝送自
体が困難になるという場合があった。
【００１２】従って、本発明は、誘電体基板に対して信
号導体とグランド層を具備する高周波伝送線路が設けら
れた配線基板を外部回路基板と接続するに際して、接続
部における高周波信号の伝送損失を低減した接続端子構
造を提供することにある。
号導体とグランド層を具備する高周波伝送線路が設けら
れた配線基板を外部回路基板と接続するに際して、接続
部における高周波信号の伝送損失を低減した接続端子構
造を提供することにある。
【００１３】
【課題を解決するための手段】本発明者等は、前記課題
に鑑み高周波信号の特性劣化を発生することなく外部回
路基板との接続が可能となる接続端子構造について検討
を重ねた結果、接続部における高周波信号損失の一因
が、接続端子側のグランド層と外部回路基板側のグラン
ド層との重なりによる並行平板モードでの放射損である
ことを見いだし、この放射損が接続端子側の信号導体に
対向するグランド層の特定箇所を削除することにより、
接続端子側のグランド層と外部回路グランド層との重な
りを小さくし接続部における放射損を低減できることを
見いだし本発明に至った。
に鑑み高周波信号の特性劣化を発生することなく外部回
路基板との接続が可能となる接続端子構造について検討
を重ねた結果、接続部における高周波信号損失の一因
が、接続端子側のグランド層と外部回路基板側のグラン
ド層との重なりによる並行平板モードでの放射損である
ことを見いだし、この放射損が接続端子側の信号導体に
対向するグランド層の特定箇所を削除することにより、
接続端子側のグランド層と外部回路グランド層との重な
りを小さくし接続部における放射損を低減できることを
見いだし本発明に至った。
【００１４】即ち、本発明の接続端子構造は、誘電体基
板の表面に形成され且つ終端部を有する信号導体と、該
誘電体基板の内部あるいは裏面に前記信号導体と平行に
形成されたグランド層を具備し、前記誘電体基板表面の
前記信号導体終端部の両側に一対のグランド導体を形成
してなる、外部回路基板と接続するための接続端子構造
において、前記一対のグランド導体と前記グランド層と
を前記誘電体基板を貫通して形成された一対の接続導体
によってそれぞれ接続するとともに、前記グランド層形
成面の、少なくとも前記一対の接続導体に挟まれ、且つ
前記信号導体と対向する領域を非グランド層形成領域と
したことを特徴とするものである。
板の表面に形成され且つ終端部を有する信号導体と、該
誘電体基板の内部あるいは裏面に前記信号導体と平行に
形成されたグランド層を具備し、前記誘電体基板表面の
前記信号導体終端部の両側に一対のグランド導体を形成
してなる、外部回路基板と接続するための接続端子構造
において、前記一対のグランド導体と前記グランド層と
を前記誘電体基板を貫通して形成された一対の接続導体
によってそれぞれ接続するとともに、前記グランド層形
成面の、少なくとも前記一対の接続導体に挟まれ、且つ
前記信号導体と対向する領域を非グランド層形成領域と
したことを特徴とするものである。
【００１５】なお、上記構造において、前記非グランド
層形成領域が、前記グランド層形成面の、少なくとも前
記一対の接続導体間に位置し且つ前記信号導体と対向す
る領域から前記信号導体の終端部に対向する領域まで延
びていること、さらには、前記非グランド層形成領域
が、前記グランド層形成面の、少なくとも前記一対の接
続導体間に位置し且つ前記信号導体と対向する領域から
前記信号導体の終端部に向けて徐々に広がるように形成
されてなることが望ましい。
層形成領域が、前記グランド層形成面の、少なくとも前
記一対の接続導体間に位置し且つ前記信号導体と対向す
る領域から前記信号導体の終端部に対向する領域まで延
びていること、さらには、前記非グランド層形成領域
が、前記グランド層形成面の、少なくとも前記一対の接
続導体間に位置し且つ前記信号導体と対向する領域から
前記信号導体の終端部に向けて徐々に広がるように形成
されてなることが望ましい。
【００１６】
【作用】本発明によれば、上記のように誘電体基板の表
面に形成され且つ終端部を有する信号導体と、該誘電体
基板の内部あるいは裏面に前記信号導体と平行に形成さ
れたグランド層を具備し、前記誘電体基板表面の前記信
号導体終端部の両側に一対のグランド導体を形成してな
る接続端子構造において、前記信号導体に対向する前記
グランド層の特定の一部を削除することにより、外部回
路基板への接続時に前記配線基板のグランド層と前記外
部回路基板のグランド層との重なりが小さくなり、２つ
のグランド層が重なることにより生じる並行平板モード
が発生しにくくなるために接続部での放射が小さくなり
必要な高周波信号を通過伝送することが可能となる。
面に形成され且つ終端部を有する信号導体と、該誘電体
基板の内部あるいは裏面に前記信号導体と平行に形成さ
れたグランド層を具備し、前記誘電体基板表面の前記信
号導体終端部の両側に一対のグランド導体を形成してな
る接続端子構造において、前記信号導体に対向する前記
グランド層の特定の一部を削除することにより、外部回
路基板への接続時に前記配線基板のグランド層と前記外
部回路基板のグランド層との重なりが小さくなり、２つ
のグランド層が重なることにより生じる並行平板モード
が発生しにくくなるために接続部での放射が小さくなり
必要な高周波信号を通過伝送することが可能となる。
【００１７】また、表面実装を行うためには同一平面で
信号導体とグランド導体を接続する必要があるため、接
続部ではコプレーナ線路同士の接続形態にする必要があ
る。配線基板の接続端子部で信号導体に対向するグラン
ド層の一部を削除することにより、信号導体とグランド
層との結合を小さくして、信号の電磁界分布をマイクロ
ストリップ線路の電磁界に近い分布からコプレーナ線路
の電磁界に近い分布に変更することが可能になり、電磁
界分布の変化による信号の反射を低減する効果もある。
信号導体とグランド導体を接続する必要があるため、接
続部ではコプレーナ線路同士の接続形態にする必要があ
る。配線基板の接続端子部で信号導体に対向するグラン
ド層の一部を削除することにより、信号導体とグランド
層との結合を小さくして、信号の電磁界分布をマイクロ
ストリップ線路の電磁界に近い分布からコプレーナ線路
の電磁界に近い分布に変更することが可能になり、電磁
界分布の変化による信号の反射を低減する効果もある。
【００１８】
【発明の実施の形態】本発明の接続端子構造を図面に基
づき詳述する。図１は、本発明の接続端子構造の一例を
説明するための概略断面図（ａ）、表面のパターン図
（ｂ）およびグランド層のパターン図（ｃ）である。
づき詳述する。図１は、本発明の接続端子構造の一例を
説明するための概略断面図（ａ）、表面のパターン図
（ｂ）およびグランド層のパターン図（ｃ）である。
【００１９】図１において、本発明の接続端子構造によ
れば、誘電体基板１の表面に信号導体２が形成され、ま
た、誘電体基板１の裏面あるいは内部には、信号導体２
と平行にグランド層３が形成されており、かかる信号導
体２およびグランド層３によってマイクロストリップ線
路構造の高周波伝送線路が形成されている。
れば、誘電体基板１の表面に信号導体２が形成され、ま
た、誘電体基板１の裏面あるいは内部には、信号導体２
と平行にグランド層３が形成されており、かかる信号導
体２およびグランド層３によってマイクロストリップ線
路構造の高周波伝送線路が形成されている。
【００２０】そして、この伝送線路の終端部には、外部
回路基板と接続するための接続端子部が形成されてい
る。本発明においては、この接続端子部において、誘電
体基板１表面の信号導体２の終端部の両側には一対のグ
ランド導体４が設けられており、このグランド導体４
は、接続導体としてビアホール導体５によって誘電体基
板１内部のグランド層３と電気的に接続されている。
回路基板と接続するための接続端子部が形成されてい
る。本発明においては、この接続端子部において、誘電
体基板１表面の信号導体２の終端部の両側には一対のグ
ランド導体４が設けられており、このグランド導体４
は、接続導体としてビアホール導体５によって誘電体基
板１内部のグランド層３と電気的に接続されている。
【００２１】本発明によれば、誘電体基板１の裏面ある
いは内部に形成されたグランド層３において、一対のビ
アホール導体５によって挟まれ、且つ信号導体２と対向
する領域Ａを非グランド層形成領域６とすることが重要
である。
いは内部に形成されたグランド層３において、一対のビ
アホール導体５によって挟まれ、且つ信号導体２と対向
する領域Ａを非グランド層形成領域６とすることが重要
である。
【００２２】このようにグランド層３に対して上記の領
域Ａを非グランド層形成領域６とすることにより、この
接続端子構造をもって外部回路基板に表面実装した場合
に、接続部におけるグランド層３と外部回路基板のグラ
ンド層との重なりが小さくなり、２つの導体層が重なる
ことにより生じる並行平板モードが発生しにくくなるた
めに接続部での放射が小さくなり、必要な高周波信号を
通過伝送することが可能となる。
域Ａを非グランド層形成領域６とすることにより、この
接続端子構造をもって外部回路基板に表面実装した場合
に、接続部におけるグランド層３と外部回路基板のグラ
ンド層との重なりが小さくなり、２つの導体層が重なる
ことにより生じる並行平板モードが発生しにくくなるた
めに接続部での放射が小さくなり、必要な高周波信号を
通過伝送することが可能となる。
【００２３】また、本発明によれば、この非グランド層
形成領域は、領域Ａを含む領域に形成されていればよ
く、例えば、図２（ａ）に示すように、グランド層３の
領域Ａを非グランド層形成領域６とすることに加え、前
記領域Ａから信号導体２の終端部に対向する領域Ａのみ
ならず、さらには、領域Ａから、誘電体基板１の端面ま
での領域を非グランド層形成領域６とすることによっ
て、さらに伝送損失を低減することができる。
形成領域は、領域Ａを含む領域に形成されていればよ
く、例えば、図２（ａ）に示すように、グランド層３の
領域Ａを非グランド層形成領域６とすることに加え、前
記領域Ａから信号導体２の終端部に対向する領域Ａのみ
ならず、さらには、領域Ａから、誘電体基板１の端面ま
での領域を非グランド層形成領域６とすることによっ
て、さらに伝送損失を低減することができる。
【００２４】さらには、図２（ｂ）に示すように、前記
領域Ａを含み、前記信号導体の終端部に向けて、連続的
にあるいは段階的に徐々に広がるように形成されてなる
ことが望ましい。このように、非グランド層形成領域６
を略Ｖ字状に形成することにより、外部回路基板との接
続時の配線基板のグランド層と外部回路基板のグランド
層との重なりを更に小さくでき、かつ、高周波伝送線路
から接続部までの電磁界分布の変化をスムーズにして、
放射や反射を低減できる。
領域Ａを含み、前記信号導体の終端部に向けて、連続的
にあるいは段階的に徐々に広がるように形成されてなる
ことが望ましい。このように、非グランド層形成領域６
を略Ｖ字状に形成することにより、外部回路基板との接
続時の配線基板のグランド層と外部回路基板のグランド
層との重なりを更に小さくでき、かつ、高周波伝送線路
から接続部までの電磁界分布の変化をスムーズにして、
放射や反射を低減できる。
【００２５】またさらに、図２（ｃ）に示すように、非
グランド層形成領域６をグランド層３のスルーホール導
体５、５に挟まれた領域のみならず、スルーホール導体
５の外側の領域を前記信号導体の終端部に向けて、連続
的にあるいは段階的に徐々に広がるように形成すること
により、接続部で放射が起こったとしても、それが周辺
方向に伝送せず、結果として放射損を低減できる。
グランド層形成領域６をグランド層３のスルーホール導
体５、５に挟まれた領域のみならず、スルーホール導体
５の外側の領域を前記信号導体の終端部に向けて、連続
的にあるいは段階的に徐々に広がるように形成すること
により、接続部で放射が起こったとしても、それが周辺
方向に伝送せず、結果として放射損を低減できる。
【００２６】なお、図１及び図２の例では、グランド導
体４とグランド層３とをスルーホール導体５によって接
続した構造について説明したが、グランド導体４とグラ
ンド層３との接続は、スルーホール導体５に代えて、図
３に示すように、誘電体基板１の端面に形成された導体
帯（キャスタレーション）５’などによって形成するこ
ともできる。
体４とグランド層３とをスルーホール導体５によって接
続した構造について説明したが、グランド導体４とグラ
ンド層３との接続は、スルーホール導体５に代えて、図
３に示すように、誘電体基板１の端面に形成された導体
帯（キャスタレーション）５’などによって形成するこ
ともできる。
【００２７】次に、本発明の接続端子構造を具備する配
線基板として、高周波素子を搭載したパッケージについ
て説明する。このパッケージ７は、図４の概略断面図
（ａ）に示すように、誘電体基板８と蓋体９からなるキ
ャビティ内に高周波素子１０が収納されており、また、
誘電体基板８の表面には図４の蓋体９を除いた平面図
（ｂ）に示すように、一端が高周波素子１０とリボンな
どにより接続された信号導体１１が形成されている。ま
た、誘電体基板８の内部には、図４（ｃ）のパターン図
に示すようなグランド層１２が形成されている。この信
号導体１１とグランド層１２によってマイクロストリッ
プ線路構造の高周波伝送線路を形成している。
線基板として、高周波素子を搭載したパッケージについ
て説明する。このパッケージ７は、図４の概略断面図
（ａ）に示すように、誘電体基板８と蓋体９からなるキ
ャビティ内に高周波素子１０が収納されており、また、
誘電体基板８の表面には図４の蓋体９を除いた平面図
（ｂ）に示すように、一端が高周波素子１０とリボンな
どにより接続された信号導体１１が形成されている。ま
た、誘電体基板８の内部には、図４（ｃ）のパターン図
に示すようなグランド層１２が形成されている。この信
号導体１１とグランド層１２によってマイクロストリッ
プ線路構造の高周波伝送線路を形成している。
【００２８】そして、信号導体１１の高周波素子１０と
接続された一端とは反対側の他端は、誘電体基板８を貫
通し、グランド層１２に接触することなく形成されたス
ルーホール導体１３によって誘電体基板８の裏面に導出
され、誘電体基板８の裏面に形成された信号導体１４と
電気的に接続されている。また、この信号導体１４とグ
ランド層１２によってマイクロストリップ線路構造の高
周波伝送線路を形成している。
接続された一端とは反対側の他端は、誘電体基板８を貫
通し、グランド層１２に接触することなく形成されたス
ルーホール導体１３によって誘電体基板８の裏面に導出
され、誘電体基板８の裏面に形成された信号導体１４と
電気的に接続されている。また、この信号導体１４とグ
ランド層１２によってマイクロストリップ線路構造の高
周波伝送線路を形成している。
【００２９】誘電体基板８の裏面においては、図４
（ｄ）のパターン図に示すように、信号導体１４の端部
の両側に一対のグランド導体１５が設けられており、こ
のグランド導体１５は、ビアホール導体１６によって誘
電体基板８内部のグランド層１２と電気的に接続されて
いる。
（ｄ）のパターン図に示すように、信号導体１４の端部
の両側に一対のグランド導体１５が設けられており、こ
のグランド導体１５は、ビアホール導体１６によって誘
電体基板８内部のグランド層１２と電気的に接続されて
いる。
【００３０】そして、かかるパッケージ７においては、
図１および図２で説明したように、グランド層１２に対
しては、一対のビアホール導体１６によって挟まれ、且
つ信号導体１４と対向する領域を含む略Ｗ字状の非グラ
ンド層形成領域１７が形成されている。
図１および図２で説明したように、グランド層１２に対
しては、一対のビアホール導体１６によって挟まれ、且
つ信号導体１４と対向する領域を含む略Ｗ字状の非グラ
ンド層形成領域１７が形成されている。
【００３１】一方、パッケージ７を実装する外部回路基
板１８においては、図１（ａ）の概略断面図および外部
回路基板１８表面のパターン図を示す図５（ａ）に示さ
れるように、その表面には、信号導体１９が形成され、
その内部にグランド層２０が形成されており、パッケー
ジ７と接続するための接続端子構造として、信号導体１
９の両側に一対のグランド導体２１が形成されており、
グランド導体２１はそれぞれグランド層２０とビアホー
ル導体２２によって電気的に接続されている。
板１８においては、図１（ａ）の概略断面図および外部
回路基板１８表面のパターン図を示す図５（ａ）に示さ
れるように、その表面には、信号導体１９が形成され、
その内部にグランド層２０が形成されており、パッケー
ジ７と接続するための接続端子構造として、信号導体１
９の両側に一対のグランド導体２１が形成されており、
グランド導体２１はそれぞれグランド層２０とビアホー
ル導体２２によって電気的に接続されている。
【００３２】そして、外部回路基板１８においても、同
様な理由から、上記接続端子構造が、図１乃至図３で説
明したものと同様な接続端子構造からなることが望まし
い。従って、この外部回路基板１８においても、グラン
ド層２０に対しても、図５（ｂ）のグランド層２０のパ
ターン図に示すように、一対のビアホール導体２２によ
って挟まれ、且つ信号導体１９と対向する領域を含む略
Ｗ字状の非グランド層形成領域２３が形成されている。
様な理由から、上記接続端子構造が、図１乃至図３で説
明したものと同様な接続端子構造からなることが望まし
い。従って、この外部回路基板１８においても、グラン
ド層２０に対しても、図５（ｂ）のグランド層２０のパ
ターン図に示すように、一対のビアホール導体２２によ
って挟まれ、且つ信号導体１９と対向する領域を含む略
Ｗ字状の非グランド層形成領域２３が形成されている。
【００３３】そして、上記パッケージ７は、図４に示す
ように、図５の外部回路基板１８に対して、半田２４に
よってパッケージ７の信号導体１４と外部回路基板１８
の信号導体１９と、また、パッケージ７のグランド導体
１５と外部回路基板１８のグランド導体２１同士をそれ
ぞれ電気的に接続することにより実装される。
ように、図５の外部回路基板１８に対して、半田２４に
よってパッケージ７の信号導体１４と外部回路基板１８
の信号導体１９と、また、パッケージ７のグランド導体
１５と外部回路基板１８のグランド導体２１同士をそれ
ぞれ電気的に接続することにより実装される。
【００３４】かかる実装構造において、パッケージ７と
外部回路基板１８の互いの接続端子を本発明の端子構造
によって構成することにより、実装時の両者のグランド
層の重なりは最も小さくなり、接続部での放射抑制効果
が最も顕著に現われ、伝送損失を抑制した実装構造を提
供できる。
外部回路基板１８の互いの接続端子を本発明の端子構造
によって構成することにより、実装時の両者のグランド
層の重なりは最も小さくなり、接続部での放射抑制効果
が最も顕著に現われ、伝送損失を抑制した実装構造を提
供できる。
【００３５】なお、図４のパッケージ７において、信号
導体１１と信号導体１４との接続は、スルーホール導体
１３によるものであるが、信号導体１１と信号導体１４
との接続は、これに限定されるものではなく、例えば、
グランド層１２にスロット孔を形成し、このスロット孔
を介して各信号導体１１、１４の端部を対峙させること
により、両導体を電磁的に接続することも可能である。
導体１１と信号導体１４との接続は、スルーホール導体
１３によるものであるが、信号導体１１と信号導体１４
との接続は、これに限定されるものではなく、例えば、
グランド層１２にスロット孔を形成し、このスロット孔
を介して各信号導体１１、１４の端部を対峙させること
により、両導体を電磁的に接続することも可能である。
【００３６】また、本発明の接続端子構造は、少なくと
も信号導体とグランド層を具備する高周波伝送線路に対
して適用でき、図１乃至図５に示したようなマイクロス
トリップ線路のみならず、グランド付きコプレーナ線路
に対しても適用することができる。
も信号導体とグランド層を具備する高周波伝送線路に対
して適用でき、図１乃至図５に示したようなマイクロス
トリップ線路のみならず、グランド付きコプレーナ線路
に対しても適用することができる。
【００３７】
【実施例】本発明の接続端子構造の伝送特性を測定し
た。測定に用いた評価用配線基板の構造を図６に示し
た。この評価用配線基板２４は、誘電体基板２５の裏面
に、図６（ａ）に示すように、信号導体２６が形成さ
れ、その両端部の両側には、グランド導体２７が形成さ
れ、、グランド導体２７と誘電体を介して対向する面に
形成されたグランド層２８とスルーホール導体２９によ
って電気的に接続されている。そして、グランド層２８
の接続端子と対向する部分には、図２（ｃ）で説明した
ように、略Ｗ字状の端部形状を有する非グランド層形成
領域３０が形成された構造からなる。
た。測定に用いた評価用配線基板の構造を図６に示し
た。この評価用配線基板２４は、誘電体基板２５の裏面
に、図６（ａ）に示すように、信号導体２６が形成さ
れ、その両端部の両側には、グランド導体２７が形成さ
れ、、グランド導体２７と誘電体を介して対向する面に
形成されたグランド層２８とスルーホール導体２９によ
って電気的に接続されている。そして、グランド層２８
の接続端子と対向する部分には、図２（ｃ）で説明した
ように、略Ｗ字状の端部形状を有する非グランド層形成
領域３０が形成された構造からなる。
【００３８】この評価用配線基板２４を図５のグランド
層の端部に非グランド層形成領域を形成した外部回路基
板１８、あるいはグランド層の端部に非グランド層形成
領域を形成していない外部回路基板に実装した構造を形
成し、外部回路基板１８における評価用配線基板２４を
介した両マイクロストリップ線路間の７７ＧＨｚにおけ
る伝送特性を測定した。
層の端部に非グランド層形成領域を形成した外部回路基
板１８、あるいはグランド層の端部に非グランド層形成
領域を形成していない外部回路基板に実装した構造を形
成し、外部回路基板１８における評価用配線基板２４を
介した両マイクロストリップ線路間の７７ＧＨｚにおけ
る伝送特性を測定した。
【００３９】また、比較例として、評価用配線基板とし
て、図６の評価用配線基板において、グランド層２８の
端部に非グランド層形成領域を形成しない配線基板を作
製して、同様に測定した。
て、図６の評価用配線基板において、グランド層２８の
端部に非グランド層形成領域を形成しない配線基板を作
製して、同様に測定した。
【００４０】なお、評価用配線基板は、誘電率８．９の
アルミナ基板によって形成し、信号導体、グランド層、
グランド導体、スルーホール導体は、いずれもタングス
テンメタライズによって同時焼成により、形成した。ま
た、外部回路基板としては、同様に誘電率８．９のアル
ミナ基板によって形成し、信号導体、グランド層、グラ
ンド導体、スルーホール導体は、いずれもタングステン
メタライズによって形成し、表面に露出している信号導
体、グランド層には金メッキを施した。
アルミナ基板によって形成し、信号導体、グランド層、
グランド導体、スルーホール導体は、いずれもタングス
テンメタライズによって同時焼成により、形成した。ま
た、外部回路基板としては、同様に誘電率８．９のアル
ミナ基板によって形成し、信号導体、グランド層、グラ
ンド導体、スルーホール導体は、いずれもタングステン
メタライズによって形成し、表面に露出している信号導
体、グランド層には金メッキを施した。
【００４１】
【表１】
【００４２】表１の結果から明らかなように、グランド
層の一部を削除することにより、挿入損失、反射が低減
されることがわかる。
層の一部を削除することにより、挿入損失、反射が低減
されることがわかる。
【００４３】
【発明の効果】以上詳述した通り、本発明の接続端子に
よれば、誘電体基板表面に信号導体と、誘電体基板の内
部あるいは裏面にグランド層を具備するマイクロストリ
ップ線路あるいはグランド付きコプレーナ線路等を有す
る配線基板において、端子部の信号導体の両側にグラン
ド導体を形成し、グランド導体とグランド層を接続し、
信号導体に対向するグランド層の一部を削除することに
より、外部回路との接続部における高周波信号の伝送損
失を低減できる。
よれば、誘電体基板表面に信号導体と、誘電体基板の内
部あるいは裏面にグランド層を具備するマイクロストリ
ップ線路あるいはグランド付きコプレーナ線路等を有す
る配線基板において、端子部の信号導体の両側にグラン
ド導体を形成し、グランド導体とグランド層を接続し、
信号導体に対向するグランド層の一部を削除することに
より、外部回路との接続部における高周波信号の伝送損
失を低減できる。
【図１】本発明の接続端子構造の一例を説明するための
（ａ）概略断面図、（ｂ）表面のパターン図および
（ｃ）グランド層のパターン図である。
（ａ）概略断面図、（ｂ）表面のパターン図および
（ｃ）グランド層のパターン図である。
【図２】（ａ）（ｂ）（ｃ）は、いずれも本発明の接続
端子構造における好適例におけるグランド層のパターン
を示す図である。
端子構造における好適例におけるグランド層のパターン
を示す図である。
【図３】本発明の接続端子構造の他の例におけるグラン
ド層のパターン図である。
ド層のパターン図である。
【図４】本発明の接続端子構造を適用したパッケージの
構造を説明するための（ａ）概略断面図、（ｂ）誘電体
基板表面の平面図、（ｃ）グランド層のパターン図、
（ｄ）および誘電体基板裏面のパターン図を示す。
構造を説明するための（ａ）概略断面図、（ｂ）誘電体
基板表面の平面図、（ｃ）グランド層のパターン図、
（ｄ）および誘電体基板裏面のパターン図を示す。
【図５】図４のパッケージを実装する外部回路基板の構
造を説明するための（ａ）基板表面のパターン図、
（ｂ）グランド層のパターン図を示す。
造を説明するための（ａ）基板表面のパターン図、
（ｂ）グランド層のパターン図を示す。
【図６】評価用配線基板の構造を説明するための（ａ）
基板裏面のパターン図、（ｂ）グランド層のパターン図
を示す。
基板裏面のパターン図、（ｂ）グランド層のパターン図
を示す。
【図７】従来のメタルパッケージの構造を説明するため
の（ａ）平面図、（ｂ）断面図を示す。
の（ａ）平面図、（ｂ）断面図を示す。
【図８】従来の表面実装型高周波用パッケージの構造を
説明するための（ａ）概略断面図、（ｂ）グランド層の
パターン図、（ｃ）誘電体基板裏面のパターン図、
（ｄ）パッケージを実装する外部回路基板のパターン図
である。
説明するための（ａ）概略断面図、（ｂ）グランド層の
パターン図、（ｃ）誘電体基板裏面のパターン図、
（ｄ）パッケージを実装する外部回路基板のパターン図
である。
１ 誘電体基板 ２ 信号導体 ３ グランド層 ４ グランド導体 ５ ビアホール導体（接続導体） ６ 非グランド層形成領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−53509（ＪＰ，Ａ) 特開 平４−336702（ＪＰ，Ａ) 特開 平４−212440（ＪＰ，Ａ) 特開 平２−98155（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01P 1/00 - 1/08 H01P 3/00 - 3/20 H01P 5/02 H01P 5/08
Claims (3)
- 【請求項１】誘電体基板の表面に形成され且つ終端部を
有する信号導体と、該誘電体基板の内部あるいは裏面に
前記信号導体と平行に形成されたグランド層を具備し、
前記誘電体基板表面の前記信号導体終端部の両側に一対
のグランド導体を形成してなる、外部回路基板と接続す
るための接続端子構造において、 前記一対のグランド導体と前記グランド層とを前記誘電
体基板を貫通して形成された一対の接続導体によってそ
れぞれ接続するとともに、前記グランド層形成面の、少
なくとも前記一対の接続導体に挟まれ、且つ前記信号導
体と対向する領域を非グランド層形成領域としたことを
特徴とする接続端子構造。 - 【請求項２】前記非グランド層形成領域が、前記グラン
ド層形成面の、少なくとも前記一対の接続導体間に位置
し且つ前記信号導体と対向する領域から前記信号導体の
終端部に対向する領域まで延びていることを特徴とする
請求項１記載の接続端子構造。 - 【請求項３】前記非グランド層形成領域が、前記グラン
ド層形成面の、少なくとも前記一対の接続導体間に位置
し且つ前記信号導体と対向する領域から前記信号導体の
終端部に向けて徐々に広がるように形成されてなる請求
項２記載の接続端子構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10361453A JP3046287B1 (ja) | 1998-12-18 | 1998-12-18 | 接続端子構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10361453A JP3046287B1 (ja) | 1998-12-18 | 1998-12-18 | 接続端子構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3046287B1 true JP3046287B1 (ja) | 2000-05-29 |
| JP2000183611A JP2000183611A (ja) | 2000-06-30 |
Family
ID=18473654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10361453A Expired - Fee Related JP3046287B1 (ja) | 1998-12-18 | 1998-12-18 | 接続端子構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3046287B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4745943B2 (ja) * | 2006-11-30 | 2011-08-10 | 京セラ株式会社 | 電子回路、送信器、受信器、送受信器 |
| DE112010000886B4 (de) * | 2009-02-25 | 2017-06-01 | Kyocera Corp. | Hochfrequenzmodul |
-
1998
- 1998-12-18 JP JP10361453A patent/JP3046287B1/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000183611A (ja) | 2000-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4881116A (en) | Package for integrated circuit | |
| JPH09501269A (ja) | モノリシックマイクロ波／ミリメートル波集積回路の三次元パッケージ | |
| EP1081989B1 (en) | High frequency wiring board and its connecting structure | |
| JP2002289737A (ja) | 配線基板およびそれを用いた配線基板モジュール | |
| JP3619396B2 (ja) | 高周波用配線基板および接続構造 | |
| JP3631667B2 (ja) | 配線基板およびその導波管との接続構造 | |
| JP3046287B1 (ja) | 接続端子構造 | |
| JP3217677B2 (ja) | 高周波用半導体装置 | |
| JP3008939B1 (ja) | 高周波回路基板 | |
| JP3638479B2 (ja) | 高周波用配線基板およびその接続構造 | |
| JP3619398B2 (ja) | 高周波用配線基板および接続構造 | |
| JP3347640B2 (ja) | 高周波用伝送線路 | |
| JP3140385B2 (ja) | 高周波用半導体装置 | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JP3158031B2 (ja) | マイクロストリップ線路の結合構造 | |
| JP3619397B2 (ja) | 高周波用配線基板および接続構造 | |
| US7105924B2 (en) | Integrated circuit housing | |
| JP2828009B2 (ja) | マイクロ波ミリ波集積回路基板間接続方法及び接続線路 | |
| JP3426878B2 (ja) | 配線基板の実装構造 | |
| JP3827485B2 (ja) | 測定用伝送線路基板 | |
| JP3464119B2 (ja) | 高周波用パッケージ及びその接続構造 | |
| JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
| JP2002198712A (ja) | 導波管変換基板及び高周波モジュール | |
| JP3145670B2 (ja) | 高周波用半導体パッケージの実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140317 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |