JPH0434673A

JPH0434673A - マルチプライヤ

Info

Publication number: JPH0434673A
Application number: JP2141923A
Authority: JP
Inventors: Katsuharu Kimura; 克治木村
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-05-31
Filing date: 1990-05-31
Publication date: 1992-02-05
Anticipated expiration: 2011-11-20
Also published as: EP0459513A2; DE69130004T2; JP2556173B2; DE69130004D1; EP0459513A3; EP0459513B1; US5107150A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、２つのアナログ入力信号を乗算するマルチプ
ライヤに関する。

［従来の技術］従来、この種のマルチプライヤとして、第４図に示すよ
うなギルバート・セルを利用したものが知られている。

ソースが共通接続されたトランジスタＭ□１Ｍ２□と、
同じくソースが共通接続されたトランジスタＭ　２１ｍ
　Ｍ　２４とは、夫々差動トランジスタ対を構成してい
る。トランジスタＭ　２１　、　Ｍ　２３のドレイン及
びトランジスタＭ２□、Ｍ２４のドレインは、夫々共通
接続されている。また、トランジスタＭ　２１゜Ｍ２４
のゲート及びトランジスタＭ　２Ｑ？　Ｍ　２３のゲー
トも共通に接続されている。そして、これらのゲート間
に第１の入力信号ＶＩが入力されることにより、２つの
差動トランジスタ対に第１の入力電圧Ｖ、が互いに逆極
性で入力されるようになっている。

トランジスタＭ□９　Ｍ２Ｒの共通ソース及びトランジ
スタＭ２Ｇｔ　Ｍ２４の共通ソースには、夫々トランジ
スタＭ　２５１　Ｍ　２Ｂのドレインが接続されている
。

トランジスタＭ２５１　ＭＱａは、そのソースが共通接
続され差動トランジスタ対を構成している。トランジス
タＭＱｓ＋　ＭＱａの共通接続されたソースと接地端子
との間には、定電流源２１が接続されている。そして、
トランジスタＭ　１１１５＊　Ｍ　ｍ＠のゲート間に、
第２の入力電圧ｖ２が入力されるようになっている。

次に、このように構成された従来のマルチプライヤの動
作について説明する。

いま、トランジスタＭ２１１　Ｍ２□、　ＭＱａ１　Ｍ
２４＋Ｍ２５１　Ｍｇｅのゲート幅を夫々Ｗ　！１＊　
Ｗ　２　ａ　＊　Ｗ　１２　＋ｌ　ＩＷ２４１　Ｗ２Ｉ
Ｓ＋　Ｗ２Ｂ、そのゲート長を夫々Ｌ２１゜Ｌ２□ｒ　
　Ｌ２３１　　Ｌｍａ、Ｌ１２５１　　Ｌ２８とすると
、各トランジスタＭ２１〜Ｍ２８のゲート幅とゲート長
との比は、次のように設定されている。

Ｌ２１　　Ｌｌ！２　　Ｌｌｌｌ　　ＬＱ４ここでトラ
ンジスタの移動度をμ９、ゲート酸化膜厚をＣｏｘとし
、α１、α２を次のように定義する。

また、トランジスタＭ　２１Ｎ　ＭＱａ、Ｍ２３、Ｍ２
４、ＭＩＩＩ５１Ｍａ８のピンチオフ電圧をＶｔｓゲー
ト・ソース間電圧を夫々Ｖｇｇｚｔ、Ｖｇｇｓ＋ｉ、Ｖ
ｇｍｍｅ、Ｖ　ｇｓ２４、Ｖ　ｇ＊２１ｓｚ　Ｖｇｍｍ
ｅとすると、トランジスタＭ２１〜Ｍ２Ｂのドレイン電
源ＩｄｓｔｓＬｉ□、Ｉｄ□３、Ｉｄ□４、Ｉｄ２５、
ＩｄＱ６は、夫々次のように表すことができる。

ｒｄ２ｒ　　＝αｌ　　（Ｖｇ＊２＋　　Ｖｔ　）　”
　　　＝　（５）■ｄ２゜＝αｔ　（Ｖ−２２Ｖｔ　）
　”　　川（８）Ｉｄ２３　　＝（Ｘｓ　　（Ｖｇｇ２
３Ｖｔ　）　２・・・（７）Ｉａ２４＝αｔ　　（Ｖ−
−２４−Ｖｔ　）”　　　−（８）Ｉｄ２ａ＝αｔ　　
（Ｖ−、ｚｌｓ−Ｖｔ　）　”　　　・・・（９）Ｉｄ
２６：αｓ　（Ｖ−，２ＥＩ　Ｖｔ　）　”　川（１０
）ここで、Ｉ　ｄ２１〜Ｉ　ａ２ｅ　、Ｖｇ＊２＋”Ｖ
ｇｓＱｅは下記（１１）〜（１５）式の関係を有してい
る。

Ｉ　ｄＲ□＋Ｉｄｇａ＝Ｉｍ□６　　　　・・・（１１
）Ｉｄｚ３＋Ｉｄ□４　＝　Ｉ　ｄｚａ　　　　　・・
・（１２）Ｉｍｚａ　＋ｌｍ５ｉｅ　＝Ｉｏ　　　　　
　”（１３）Ｖ　ｇｓ２＋　＋　Ｖ　ｇ＊２２＝　Ｖ　
ｇ＃２４−　Ｖ　８８２３”　Ｖ　１Ｖ−−２＋５　　
Ｖ−−ａｅ＝　Ｖ２　　　　　　　　・・・（１５）従
って、以上の式から次の（１６）式を求めることができ
る。

・・−（１６）ここでｓ　　Ｉｃ＋２５−　Ｉｄ２ｅ　＝　ＩＶ２とお
くと１（１３）、（１Ｂ）式より、次の（１７）、（１
８）式が求められる。

Ｉ　ｄ＋ａ；−（工。

＋ＩＶ２）・・・　（１７）　ｄ２ｅ＝−（工。

Ｉｖ□）・・・　（１８）また、Ｌｌを下記（１９）式のように定義する。

これを変形すると、（２０）式のようになる。

従って、これらの式から次の（２１）式を導くことがで
きる。

ｔ−１２＝（工、□１＋■１゜３）　　　（Ｉｄｚ２＋Ｉａ□４
）＝（工、□Ｉ　　　Ｉｄ□２）−（Ｉｄ□４　　　Ｉ
ｔ２３）・・・（２１）この（２１）式は次のように簡単化することができる。

即ち、いま、Ｘの関数ｒ　（ｘ）＋　ｇ　（ｘ）、　ｈ
（Ｘ）が夫々次のように定義されるとする。

ｆ　（ｘ）＝ｒ丁＋　ａ　ｘ　　　　　　−（２２）ｇ
　（ｘ）＝ｒ丁フ丁Ｖ　　　　　・・・（２３）ｈ（ｘ
）＝ｆ（ｘ）−ｇ（ｘ）　　＝（２４）（２４）式を級
数展開すると、下記（２５）式のようになる。

められる。

・°・ｆ′ 、’、　ｆ　” （０）＝− ・・・（２６）（１＋ａｘ）ＦＴ「ｉＸ・・・（２７）＝　（ｆ　（０）　−ｇ　（０）　）＋　−（ｆ　’ １！（０）−ｇ’ ・°・ｇ′ （０）＝−− ・・・（２８）（０）−ｇ” （０））＋・・・・・・（２５）ここでｆ’　　（０）、ｆ”　　（０）、・・・ｇ’　
　（０）、ｇ”　　（０）、・・・は夫々次のように求
・°・ｇ＃（１−ａｘ）ＦＴ：ｉＸ（０）＝−一・・・（２９）また、ｆ　（０）　＝ｇ　（０）　＝１　　、°、ｈ　（０）
　＝Ｏ・・−（３０）であるから、結局、（２５）式は
下記（３１）式のようになる。

ｈ　（ｘ）＝ａｘ＋−”　　　　　　・・・（３１）従
って、これと同様に、（２１）式も下記（３２）式のよ
うに表すことができる。

（１９）、（２０）式により、（８２）式は下記（３３
）式のように表すことができる。

Ｉ＝−Ｉ２＝Ｌ−・Ｉ　Ｖｌ　　　　　　　　　　　　
＋　””Ｉ。

α、（−−Ｖ、つ α凰・・・（３３）ここで、第２項以降を無視すると共に■□が小さいもの
としてｖ、２＝ｏであるとすると、（３３）式は次のよ
うに簡単化することができる。

ここで、Ｉｖｌは入力電圧Ｖ１に対する定電流１、／２
で駆動される差動増幅器の差動出力電流（トランスファ
・カーブ）に相当し、Ｉｖ２は入力電圧ｖ２に対する定
電流Ｉ。で駆動される差動増幅器の差動出力電流（トラ
ンスファ・カーブ）に相当する。差動増幅器のトランス
ファ・カーブは入力電圧が小さければ直線とみなせられ
る。従って、（３４）式は入力電圧Ｖｓ　−Ｖｌが小さ
い範囲では乗算器特性を得ることができる。

なお、（３３）式から明らかなように、直線性が良い乗
算器特性が得られる電圧範囲は入力電圧ｖ２よりも入力
電圧ｖ１の方が狭い。また、同一サイズのトランジスタ
で構成すれば２つの入力電圧Ｖ　ｓ　−Ｖｔａの動作範
囲はｖｌが■２に対して略１７Ｆ丁になる。

（３３）式を更に級数展開すると、次のようになる。

ｔ−Ｉ２・・−（３５）ここで、入力電圧Ｖｌ、Ｖ２を２次以上含む項を無視す
ると、（３５）式は下記（３６）式のように表すことが
できる。

Ｉ＋−Ｉ２舛２ｆ７１ヨ＝ｉ丁１１ＶＩ＠Ｖ２・・・　
（３６）従って、このマルチプライヤによれば、入力電圧Ｖ、、
Ｖ、の乗算結果が１．−Ｉ。とじて求められることにな
る。

第５図は、別の従来例に係るマルチプライヤを示す回路
図である。この回路は％　　”Ａ　ＦｏｕｒＱｕａｄｒ
ａｎｔ　Ｍｏｓ　Ａｎａｌｏｇ　Ｍｕｌｔｌｐ目ｅｒ”
（ＪｅｓｕｓＰｅｎａ−Ｆｌｎｏｌ　ｅｔｃ、１９８７
１ＥＥＥ　ＩＮＴＥＲＮＡＴＩＯＮＡＬＳｏｌｉｄ−Ｓ
ｔａｔｅ　ａｃｔ、Ｃｏｎｆ　ＴｔｌＰＭ１７．４　）
に開示された回路である。

第１の入力電圧ＶＩをゲートに入力するトランジスタＭ
　３１１　Ｍ　３２のソースは共通接続されており、そ
の共通接続端と電源Ｖｓｇとの間には定電源流用のトラ
ンジスタＭａａが介挿されている。トランジスタＭ３□
１Ｍｓ。のドレインと電源ＶＤＤとの間には、夫々トラ
ンジスタＭ　Ｏ６＊　Ｍ　ａｅが介挿されている。

第２の入力電圧Ｖ２をゲートに入力するトランジスタＭ
３３１　Ｍ３４のソースも共通接続されており、その共
通接続端と電源ＶＢ１ｉとの間には定電流源用のトラン
ジスタＭ５４が介挿されている。トランジスタＭ３３１
　Ｍ３４と電源ＶＤ［＋との間には、夫々ソースがドレ
インに接続されたトランジスタＭ３？１Ｍ３８が介挿さ
れている。トランジスタＭ　３７．　Ｍ　３ｇのソース
はトランジスタＭ　３５１　Ｍ　３Ｂのゲートに接続さ
れている。これらのトランジスタは、第１の差動入力加
算回路を構成している。

一方、第１の入力電圧Ｖ、をゲートに入力するトランジ
スタＭ４□Ｉ　Ｍ４゜のソースは共通接続されており、
その共通接続端と電源Ｖ８Ｂとの間には定電流源用のト
ランジスタＭ５１が介挿されている。

トランジスタＭ４１１Ｍ４□のドレインと電源ｖＤＤと
の間には、夫々トランジスタＭ　ａｓｓ　Ｍ４８が介挿
されている。また、トランジスタＭ４３．　Ｍ４４のソ
ースも共通接続されており、その共通接続端と電源Ｖｓ
ｓとの間には定電流源用のトランジスタＭ５２が介挿さ
れている。トランジスタＭ　４３ｙ　Ｍ４４と１１Ｅ源
ＶＤＤとの間には、夫々ソースがドレインに接続された
トランジスタＭ４７ｔ　Ｍ２Ｓが介挿されている。

トランジスタＭ４７１　Ｍ４８のソースはトランジスタ
Ｍ　４５＋　Ｍ４Ｂのゲートに接続されている。これら
のトランジスタは、第２の差動入力加算回路を構成して
いる。

第２の入力電圧ｖ２は、トランジスタＭｕｇ。

Ｍｏｏｔ　ＭＢ２．　Ｍ４１２１　ＭＢ２からなる差動
増幅器で反転されるようになっている。そして、この差
動増幅器の出力が第２の差動入力加算回路の第２の入力
として与えられている。

従って、第１の差動入力加算回路は入力電圧Ｖｌ、Ｖ２
を入力し、Ｖ□＋ｖ２を出力する。また、第２の差動入
力加算回路は入力電圧Ｖｌ＋Ｖ２を入力し、Ｖ　ｔ　−
Ｖ　２を出力する。

これらの差動入力加算回路の出力は、トランジスタＭ　
３ｅｔ　Ｍ　４０１　Ｍ　ｎｅｔ　Ｍ　ｓｏ及び抵抗Ｒ
ＬＩＩ　＋　ＲＬ１２１ＲＰからなる双差動２乗回路の
入力として供給されている。

この回路においては、双差動２乗回路の出力Ｖｏが下記
（３７）式のようになる。

Ｖｏ　＝Ｋ　Ｅ　（Ｖｔ　＋Ｖ２　）　２−　（Ｖｔ　
−Ｖ２　）　”コ・・・（３７）なお、ここで（ｗ／Ｌ）、はトランジスタＭ３１〜Ｍ３
４１Ｍ４□〜Ｍ４４のゲート幅／ゲート長、（Ｗ／Ｌ）
２はトランジスタＭ３５〜Ｍ　３８１　Ｍ　４５〜Ｍ４
８のゲート幅／ゲート長、（Ｗ／Ｌ）３はトランジスタ
Ｍ３９１　Ｍ４゜＋　Ｍ２Ｂ５　Ｍｈｏのゲート幅／ゲ
ート長である。

この式から明らかなように、この回路によっても、入力
電圧Ｖ□ｌ　Ｖ２の乗算結果が求められる。

［発明が解決しようとする課題］しかしなから、上述した従来のマルチプライヤにおいて
は、次のような問題点があった。

即ち、第４図に示すギルバート・セルを使用した回路で
は、（３３）式からも明らかなように、第１の入力電圧
Ｖ、に対する直線性が良くないという問題点がある。

第８図は第４図の回路の乗算器特性のシミュレーション
結果を示すグラフ図である。なお、このシミュレーショ
ンはプロセス条件としてＣ０Ｘ＝３２０人、ゲート幅／
ゲート長比＝５０μｍ１５μｍに設定して行なった。こ
のシミュレーション結果によれば、直線性があるのは、
せいぜい−〇、２Ｖ＜Ｖｔ　＜０．２Ｖの範囲だけであ
り、入力電圧範囲が狭いという欠点がある。

また、第５図に示すマルチプライヤにおいても、入力電
圧Ｖ　ｔ　、Ｖ　２に対する差動入力加算器の回路構成
上におけるアンバランスが生じるために、差動入力加算
器の直線性が良好でない。また、双差動２乗回路の２乗
特性を有する範囲が回路上状まっており、直線範囲は一
〇、５Ｖ＜Ｖｔ　、Ｖ２＜０．５Ｖ程度に制約されてし
まうという問題点があった。

本発明はかかる問題点に鑑みてなされたものであって、
直線性に優れ、乗算器特性の範囲を拡大することができ
るマルチプライヤを提供することを目的とする。

［課題を解決するための手段］本発明に係るマルチプライヤは、ゲート幅／ゲート長が
異なる１対のトランジスタのゲート同士及びゲート幅／
ゲート長が等しい１対のトランジスタのドレイン同士を
夫々接続してなる２Ｍの不整合差動増幅回路から構成さ
れ第１の入力信号と第２の入力信号の反転信号とを入力
して両者の差動出力の２乗値を出力する第１の２乗回路
と、ゲート幅／ゲート長が異なる１対のトランジスタの
ゲート同士及びゲート幅／ゲート長が等しい１対のトラ
ンジスタのドレイン同士を夫々接続してなる２組の不整
合差動増幅回路から構成され第１の入力信号と第２め入
力信号とを入力して両者の差動出力の２乗値を出力する
第２の２乗回路と、前記第１及び第２の２乗回路の出力
を減算する減算回路とを有することを特徴とする。

［作用］いま、第１の入力信号をＶ１％第２の入力信号をｖ２と
すると、本発明においては、第１の２乗回路によって差
動出力の２乗値（Ｖ□−■、）２が求められ、第２の２
乗回路によって、差動出力の２乗値（Ｖｓ　＋Ｖ２　）
　２が求められる。従って、両者を減算することにより
、両信号の乗算結果４Ｖ　ｔ　Ｖ　２が得られることに
なる。

本発明によれば、第１及び第２の２乗回路が、夫々２組
の不整合差動増幅回路によって構成され、これらの不整
合差動増幅回路への１対の差動入力信号として前記第１
及び第２の入力信号が供給されているので、２つの入力
信号に対する回路構成上のアンバランスは生じない。従
って、直線性を向上させることができ、乗算器特性の範
囲を拡大することができる。

［実施例］以下、添付の図面に基づいて本発明の実施例について説
明する。

第１図は本発明の第１の実施例に係るマルチプライヤを
示すブロック図である。

このマルチプライヤは、２つの２東回路１，２とその出
力を減算する減算器３とにより構成されている。

２東回路１，２は、夫々ゲート幅ぐＷ）；／ゲート長（
Ｌ）が互いに異なる１対のトランジスタからなる不整合
差動増幅回路を２１１１１備え、そのＷ／Ｌが異なるト
ランジスタ対のゲート同士及びＷ／Ｌが等しいトランジ
スタ対のドレイン同士を夫々接続して構成されたものと
なっている。

２乗回路１には、第１の入力電圧Ｖ、と第２の入力電圧
ＶＱの反転電圧−ｖ２とが差動入力信号として入力され
ている。また、２乗回路２には、第１の入力電圧Ｖ、と
第２の入力電圧ｖ２とが差動入力信号として入力されて
いる。２乗回路１゜２の出力は減算器３に入力され、そ
の出力が乗算結果を示す出力電圧ｖ０として出力されて
いる。

この回路によれば、２東回路１，２への差動入力信号は
（ＶＱ　−Ｖａ　）ｔ　　（Ｖｔ　＋Ｖ＊　）となるの
で、２東回路１，２の出力は夫々（Ｖｓ　　ＶＱ　）”　　　（Ｖｔ　＋Ｖｇ　）”　と
ｔ！Ｚ。よって、２東回路１，２の出力を減算器３で減
算することにより、下記（４１）式のように、乗算結果
を得ることができる。

Ｖｏ　　＝（Ｖｌ　　＋Ｖ２　）　２−　　（ＶＩ　　
　ＶＱ　）　Ｑ：△Ｖ、　　ＶＱ　　　　　　　　　　
　　・（４１）第２図は本発明の第２の実施例に係るマ
ルチプライヤの構成を示す回路図である。

第１の入力電圧Ｖ、は、第１の差動増幅回路４に入力さ
れている。この差動増幅回路４は、ソースが共通接続さ
れた差動トランジスタ対を構成するトランジスタＭｔ　
−Ｍ２と、その共通接続されたソースと接地端子との間
に介挿された定電流源１１と、トランジスタＭ、、Ｍ２
のドレインと電源Ｖ。Ｄとの間に夫々介挿された抵抗Ｒ
ＬＩＩ　ＲＬ２とから構成されている。

第２の入力電圧ｖ２は、第２の差動増幅回路５に入力さ
れている。この差動増幅回路５は、ソースが共通接続さ
れた差動トランジスタ対を構成するトランジスタＭ３９
Ｍ４と、その共通接続されたソースと接地端子との間に
介挿された定電流源１２と、トランジスタＭ、、Ｍ、の
ドレインと電源ｖＤＤとの間に夫々介挿された抵抗ＲＬ
ＩＩ　ＲＬ４とから構成される装置第１の差動増幅回路４の正相出力は、第１の２東回路６
及び第２の２東回路７の各一方の入力として供給されて
いる。また、第２の差動増幅回路５の正相出力は第２の
２東回路７の他方の入力として供給され、第２の差動増
幅回路５の逆相出力は第１の２乗回路８の他方の入力と
して供給されている。

第１の２東回路６は、ソースが共通接続された不整合差
動トランジスタ対を夫々構成するトランジスタＭＩｓ、
Ｍｅ及びトランジスタＭ？　１Ｍｅと、トランジスタＭ
ｅ　、Ｍｅの共通接続されたソースと接地端子との間及
びトランジスタＭ、、Ｍ、の共通接続されたソースと接
地端子との間に夫々介挿された定電流源１３．１４とか
ら構成されている。トランジスタＭｅｌ、Ｍ７及びトラ
ンジスタＭｅ　１Ｍｅは、夫々そのドレイン同士が接続
されたものとなっている。また、トランジスタＭ５１Ｍ
８及びトランジスタＭ、、Ｍ７のゲートのゲート同士が
接続されたものとなっている。そして、トランジスタＭ
６１Ｍｅのゲートに第１の差動増幅回路４の正相出力が
供給され、トランジスタＭ６、Ｍ７のゲートに第２の差
動増幅回路５の逆相出力が供給されている。

第２の２東回路７は、ソースが共通接続された不整合差
動トランジスタ対を夫々構成するトランジスタＭ、、Ｍ
、。及びトランジスタＭ、、、Ｍ、２と、トランジスタ
Ｍｓ　＝　Ｍｓ。の共通接続されたソースと接地端子と
の間及びトランジスタＭ。ｅ　Ｍｌ。の共通接続された
ソースと接地端子との間に夫々介挿された定電流源１５
．１８とから構成されている。トランジスタＭ９１Ｍ□
１及びトランジスタＭｓｏｔ　Ｍｌ２は、夫々そのドレ
イン同士が接続されたものとなっている。また、トラン
ジスタＭｓｅＭ１□及びトランジスタＭ、。１Ｍ、１は
、夫々そのゲート同士が接続されたものとなっている。

そして、トランジスタＭｓ　ｔ　Ｍｌ２のゲートに第１
の差動増幅回路４の正相出力が供給され、トランジスタ
　Ｍ、。１Ｍ１１のゲートに第２の差動増幅回路５の正
相出力が供給されている。

これら２東回路６，７の出力は、互いに逆相関係で接続
されている。つまり、トランジスタＭｒｓ。

Ｍ７−　Ｍｔｏ１Ｍ□２のドレインが共通に接続され、
トランジスタＭｅ　ｓ　Ｍａ　１Ｍｅ　＋　Ｍｔｔのド
レインが共通に接続されている。

次にこのように構成された本実施例に係るマルチプライ
ヤの動作について説明する。

いま、トランジスタＭｔ　−Ｍ２−　ＭＧ　−Ｍａのゲ
ート幅をＷｔ　、Ｗ２　、Ｗ３−　Ｗａそのゲート長を
Ｌｒ　、Ｌ２．Ｌｓ　−Ｌ＜とすると、トランジスタＭ
１〜Ｍ４のゲート幅とゲート長の比は、次のように設定
されている。

ここで、トランジスタの移動度をμｍ、ゲート酸化膜厚
をＣ０Ｘとし、Ｃ１を次のように定義する。

また、トランジスタＭ□９Ｍ２　＋　Ｍ３９Ｍ＜のピン
チオフ電圧をＶｔｘゲート拳ソース間電圧を夫々Ｖ、、
１　＋　Ｖｇ＊２　＋　Ｖｇｓ３ｍ　Ｖｇｇ４とすると
、トランジスタＭ、〜Ｍ４のドレイン電流Ｉ　ｄｌ＋■
６゜、Ｉｄ３．Ｉｄ４ハ、次のように表すことができる
。

Ｉ、１ｔ＝　　α　＋　　　（Ｖｇｓ五　−Ｖｔ　　）
　　２　　　”’　　（４４）Ｉ　ｄ２”α、（Ｖ−２
Ｖｔ　）　”　　・・・（４５）Ｉ　ｄ３”α、（Ｖ、
、３−Ｖｔ）２−（４Ｂ）Ｉｄ４”αＩ　　（Ｖ、、４
−Ｖｔ）２　・　（４７）ここで、Ｉｄ１〜Ｉｄ４．■
、、１〜ｖ、、４は下記（４８）〜（５１）式の関係を
有している。

Ｉｄ＋＋Ｉ、１□＝　Ｉ　ｏ　　　　　　　　・・・（
４８）Ｉ　ｄｚ＋　Ｉ　ｄ４＝　Ｉ。　　　　　　　・
・・（４９）Ｖ−−Ｉ−Ｖ−２＝　Ｖ　１”’　（５０
）Ｖ−−３Ｖ−，４＝Ｖ２　　　　　　”・（５１）こ
れらの（４４）　〜（６１）式からＭＯ８型差動対のト
ランスファ・カーブを示す式を以下のように求めること
ができる。

・・・（５２）・・・　（５３）従って、抵抗ＲＬｉｅ　ＲＬｉｔ　ＲＬ３１　ＲＬ４の
抵抗値が全て等しく、ＲＬであるとすると、トランジス
タＭｅ　＝　Ｍａ　、ＭＹ　１Ｍａで構成される２乗口
路θへの入力電圧ΔＶＩＮＩは、（５４）式のようにな
る。

ΔＶＩＮＩ　＝　（Ｖａｎ−ＲＬ”　Ｉｄ２）−（Ｖ　
ＤＤ−Ｒｉ、　＠Ｉ　ｍｎ）＝ＲＬ　　（１，、−Ｉｄ２）　　−（５４）同様に、
トランジスタＭ門ｊ　Ｍｌ。ｚ　Ｍｔｔ＋　Ｍｓａで構
成される２乗回路７への入力電圧ΔＶＩＮＱは（５５）
式のようになる。

ΔＶ　！ｓｇ　＝　（Ｖ　ＤＤ−ＲＬ　１１１　ｄｓ）
−（Ｖｏｏ−ＲＬ　＠Ｉ　−４） ”Ｒｔ、　　（Ｉ　ｄ４−　Ｉ　−ａ）　　・・・（５
５）次にトランジスタＭｓ　＝　Ｍｅ　９Ｍ？　、Ｍｅ
からなる回路が２乗回路となることを説明する。

トランジスタＭＩ５＝　Ｍａ　、Ｍ７１Ｍａのゲート幅
をＷ５　、Ｗｅ　ｌＷ？　−Ｗ８そのゲート長をＬｂｓ
Ｌｅ　、Ｌ７．Ｌｓとすると、トランジスタＭ６〜Ｍ８
は、次のように設定されている。

ＷＩＳ／Ｌ５Ｗ７　／　Ｌ　７・・・（５６）ここで、α２を次のように定義する。

また、トランジスタＭ！ｌ１Ｍｅ　−ＭＹ　１ＭＪＩの
ピンチオフ電圧をＶｔｔゲート・ソース間電圧を夫々ｖ
ｇ１１Ｉ５．ｖｏ８．■、、７．■、、８とすると、ト
ランジスタＭａ〜Ｍ８のドレイン電流Ｉ　ｄ６＊Ｉ　ｄ
８＋　　Ｉ　ａ７ｓ　　Ｉ　ｄｓは次のように表すこと
ができる。

■ｄ６＝　α２　　（Ｖ−Ｉｓ−Ｖｔ　）　”　・・・
（５８）Ｉ　ａｅ”　ｋ　α２　　（Ｖｇｓｅ　−Ｖｔ
　）　”　・・・（５９）Ｉ　ａｆｆ＝　　α２　　（
Ｖ−７−Ｖｔ）”　＝　（８０）Ｉｍｓ＝にαｔａ　　
（Ｖ−１ｓ　−Ｖｔ　）　２”・（６１）ここで、Ｉｄ
５〜Ｉｄ８Ｉｖｇ、５〜ｖ、、８は下記（６２）〜（θ
４）式の関係を有している。

Ｉ　ｎｓ＋　Ｉ　ａｅ＝　Ｉ　ｏｔ　　　　　　　　　
　　・・・（６２）Ｉｄ７＋Ｉｄａ＝Ｉｏｔ　　　　　
　　　　　　”（６３）Ｖ　ｇｇ６　−　Ｖａｓｅ　　
＝　Ｖａｎ８　−　Ｖｇｓ？　　＝△Ｖ　ｒｓｔ・・・
（６４）これらの（５８）〜（６４）式から次の式を求めること
ができる。

（（１＋−’）１、、−２α２（ΔＶＩＮ、　）　”　）・・・（６６）従って、２乗回路６の差動出力電流（Ｉ。

■、）１は、次のようにして求めることができる。

（Ｉｐ−１，）ｔ ”　（Ｉｄ５十Ｌｔ）−（Ｉｄｅ十Ｌａ）”　（ＩｄＩ
ｓ−Ｌａ）　＋　（Ｉｄ７−Ｉａａ）（１＋−）” ・・・（６５）一２α２　（△ＶＩＮ□）２　）　　・・・（６７）（
６７）式より、差動出力電流は入力電圧ΔＶＩＨ□の２
乗に比例していることがわかる。同様にトランジスタＭ
　ｓ　−Ｍ　ｓ。＋　Ｍｔｔ＋　Ｍｓａについでも、そ
の差動出力電流（Ｉ−−Ｉ−）２を次のように求めるこ
とができる。

（Ｉ−１，）２＝（Ｉｃｔｅ＋Ｉａ□、）−（Ｉｄ、。＋Ｉ　ｄｌ。）
＝（Ｌｓ　　Ｌｔｏ　）　＋　（Ｌｚｘ　−Ｌｔ２）一
２αｇ　　（△Ｖ、Ｎ２）２　）　　　−（６８）ここ
で、２つの２乗口路６．７の差動出力電流（１，−１，
）１．（１，−１，）２は夫々逆相で加算されるから、
差動出力電流△工。は、次のように表される。

Ｌｔｏ　　＝Ｉｌ−Ｌ＝　（Ｉｐ−Ｉ。）　−−（Ｉ−−Ｉ−）１２（１＋−
）” ２（１−−’）＝　　　　　　２α２　（（△ＶＩＮＩ）”（１＋−）
２（△ＶｔＮ２）　”　）　　　　　　　　　　　＝　（
６９）この（６９）式に（５４）、（５５）式を代入す
ると、（７０）式のようになる。

Ｌｔｏ” ２α２ ■ （１＋　−）　２［（ＲＬ　　（Ｌ３　Ｉｄ□））２ −　（ＲＬ　　ＣＩｄ４−１ｄ□））２コ４α２ＲＬ”
（１−）（１＋　−）　” （Ｉｄ３−Ｌ４）（Ｉｄａ＋Ｌ４−２Ｌｚ）・・・（７
０）また、（４９）式を代入すると、（７１）式が求まる。

４α２ＲＬ”（１−−）Ｌｔｏ” （１＋　−）” （Ｌ３−　Ｉｄ４）　　（ＩＯ−２ＩｄＱ）更に、（４
８）式を代入すると、（７２）式が求まる。

４α２ＲＬ２（１−−） △工。＝（１＋−）２（１，、−Ｌ４）（Ｉａ□−Ｉｄ□）　・・・（７２）
そして、（５２Ｌ　　（５３）式を代入すると、（７３
）式が求まる。

４α２ＲＬ”（１−−） △Ｉｏ＝（１＋−）” この（７３）式は、入力電圧Ｖ１と入力電圧Ｖ２の２つ
のＭＯ８型差動対のトランスファＯカ・・・（７１） −ブの積となっており、入力電圧Ｖ＊−Ｖ２が小信号の
ときには入力電圧Ｖｔ−Ｖｇの積に比例した差動出力電
流Δ■。が得られることがわかる。

即ち、この回路は乗算器特性を持っている。

また、このことは（６８）式において、ΔＶｗｓｔ　＝
Ｖｘ　＋Ｖｙ　、Δｖｘｓ＊　＝ＶＸ−ＶＹとおくこと
により、（７４）式のように簡単化することができる。

８α２（１−−） ΔＩ　ｏ　　”　　　　　　　　　　　　ＶＸ　ＶＹ（
１＋−）” ・・・（７４）この式からも、第２図のマルチプライヤにより乗算器特
性が得られることが理解できる。

また、（７３）式を変形すると次のようになる。

４α＊ＲＬＱ（１） Δ工。＝ α息α＊　ＶＩＶａ（１＋−）” ココテ、Ｖｌ”、　ＶＸ２”（７）項ヲ無視すれば（７
６）式が求まる。

８αｓ　α２　ＩＯＲｔ”（１） Δｌ　ｏ　ｉａ。

Ｖ、Ｖ２（１＋−）” とがわかる。

ちなみに、本発明者はＲＬ＝１０にΩ、Ｉｏ＝１００１
１Ａｓ　Ｉｏｔ＝１００／ｊＡ１Ｗｔ　＝２０μｍ１Ｌ
ｔ　＝５μｍｘ　Ｗａ　＝１０μｍ、Ｌａ　＝５μｍｔ
ｋ＝５、Ｃｏｘ”３２０スとして第２図のマルチプライ
ヤのシミュレーションを行った。このシミュレーション
結果を第３図に示す。

この図からも明らかなように、本実施例に係るマルチプ
ライヤによれば、従来に比して回路の直線性が大幅に改
善されることになる。

なお、この実施例の回路では２つの入力電圧Ｖ１．■２
に対する回路上のアンバランスがないので、入力電圧Ｖ
ｔ、Ｖａの値を入れ替えても全く同一の特性を得ること
ができる。

［発明の効果コ以上説明したように、本発明によれば、２つの乗算回路
が不整合差動回路によって構成され、その差動入力信号
として第１及び第２の入力信号を供給しているので、２
つの入力信号に対する回路上のアンバランスがなく、第
１の入力信号に対するマルチプライヤ特性と第２の入力
信号に対するマルチプライヤ特性が全（同一となる。こ
のため、直線性に優れたダイナミックレンジが広いマル
チプライヤを実現することができるという効果を奏する
。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係るマルチプライヤの
ブロック図、第２図は本発明の第２の実施例に係るマル
チプライヤの回路図、第３図は同マルチプライヤの動作
をシミュレーションした結果を示すグラフ図、第４図は
従来のギルバート・セルを使用したマルチプライヤの回
路図、第５図は従来の他のマルチプライヤの回路図、第
６図は第４図の従来回路の動作をシミュレーションした
結果を示すグラフ図である。

Claims

【特許請求の範囲】

（１）ゲート幅／ゲート長が異なる１対のトランジスタ
のゲート同士及びゲート幅／ゲート長が等しい１対のト
ランジスタのドレイン同士を夫々接続してなる２組の不
整合差動増幅回路から構成され第１の入力信号と第２の
入力信号の反転信号とを入力して両者の差動出力の２乗
値を出力する第１の２乗回路と、ゲート幅／ゲート長が
異なる１対のトランジスタのゲート同士及びゲート幅／
ゲート長が等しい１対のトランジスタのドレイン同士を
夫々接続してなる２組の不整合差動増幅回路から構成さ
れ第１の入力信号と第２の入力信号とを入力して両者の
差動出力の２乗値を出力する第２の２乗回路と、前記第
１及び第２の２乗回路の出力を減算する減算回路とを有
することを特徴とするマルチプライヤ。
（２）ゲート幅／ゲート長が異なる１対のトランジスタ
のゲート同士及び及びゲート幅／ゲート長が等しい１対
のトランジスタのドレイン同士を夫々接続してなる２組
の不整合差動増幅回路から構成され第１の入力信号と第
２の入力信号の反転信号とを入力して両者の差動出力の
２乗値を出力する第１の２乗回路と、ゲート幅／ゲート
長が異なる１対のトランジスタのゲート同士及びゲート
幅／ゲート長が等しい１対のトランジスタのドレイン同
士を夫々接続してなる２組の不整合差動増幅回路から構
成され第１の入力信号と第２の入力信号とを入力して両
者の差動出力の２乗値を出力する第２の２乗回路とを有
し、前記第１及び第２の２乗回路のゲート幅／ゲート長
が異なるトランジスタのドレイン同士を接続してなるこ
とを特徴とするマルチプライヤ。
（３）第１の入力電圧を差動増幅する第１の差動増幅回
路と、第２の入力電圧を差動増幅する第２の差動増幅回
路とを更に備え、前記第１の差動増幅回路の正相出力が
前記第１の入力信号、前記第２の差動増幅回路の正相出
力が前記第２の入力信号、前記第２の差動増幅回路の逆
相出力が前記第２の入力信号の反転信号として夫々前記
第１及び第２の２乗回路に供給されていることを特徴と
する請求項１又は２に記載のマルチプライヤ。