JPH0434587Y2 - - Google Patents

Description

【考案の詳細な説明】 （考案の技術分野） この考案はパワートランジスタスイツチング回
路においてベース駆動回路の電源立ち上がり、立
ち下がり時にパワートランジスタがリニア動作し
破壊されるのを防止する回路に関するものであ
る。

（従来技術） 従来、トランジスタスイツチング回路として第
１図に示すものがあつた。同図において１〜４は
パワートランジスタ、５〜８はパワートランジス
タ１〜４の駆動回路、９〜１２は電流帰還用ダイ
オード、１３は直流電源、１４はチヨークコイ
ル、１５は直流モータである。

又、第２図は駆動回路５〜８の出力回路であ
る。同図（駆動回路５の場合を示す。）において
は１６はパワートランジスタ１のベースに電流を
供給するトランジスタ、１７はパワートランジス
タ１のベースを負電位にしオフさせるためのトラ
ンジスタ、１８はパワートランジスタ１のベース
電流を一定にするための定電圧ダイオードであ
る。

次に動作について説明する。

パワートランジスタ１〜４は１と３あるいは２
と４のペアでオン、オフするように構成されてい
る。

一例として１と３のペアがオンする場合につい
て説明する。駆動回路５及び７のトランジスタ１
７にオフの信号を加え駆動回路６及び８のトラン
ジスタ１７にオンの信号を加えると、駆動回路５
及び７のトランジスタ１６からパワートランジス
タ１及び３のベースにスイツチングするのに充分
な電流が供給され、パワートランジスタ１及び３
がオンしパワートランジスタ２及び４はオフし電
流は直流電源１３＋側→パワートランジスタ１→
チヨークコイル１４→直流モータ１５→パワート
ランジスタ３→直流電源−側の経路で電流が増加
して行く。駆動回路５〜８はヒステリシス特性を
有すコンパレータを含み、コンパレータが反転す
ると電流が直流電源−側→ダイオード１２→チヨ
ークコイル１４→直流モータ１５→ダイオード１
０→直流電源＋側の経路を通つて、電源に回生さ
れる。以下、上述の動作を繰り返し、直流モータ
１５にエネルギーを供給する。電流を逆方向に流
す場合は駆動回路６及び８のトランジスタ１７を
オフさせ、駆動回路５及び７のトランジスタ１７
をオンさせれば良い。上記のような構成のトラン
ジスタスイツチング回路においては駆動回路の＋
電源（＋Ｖ）の立ち上がり及び下がりの過渡期に
トランジスタ１６から１〜４の各パワートランジ
スタがスイツチングするのに充分な電流が供給で
きず、パワートランジスタの動作点ガリニア領域
に入り、電力破壊を起こすという欠点があつた。

（考案の概要） この考案は上記のような従来のものの欠点を除
去するためになされたもので、駆動回路５〜８の
＋電源が整定するまで駆動回路５〜８の出力と、
パワートランジスタ１〜４のベース間の接続を切
つておき、＋電源が整定してから接続するように
することによりパワートランジスタのリニア動作
による電力破壊を防止できるトランジスタスイツ
チング回路を提供することを目的としている。

（考案の実施例） 以下、この考案の一実施例を図について説明す
る。第３図において、第１図と同一符号は同一部
分を示し、１９は駆動回路５〜８の電源（＋Ｖ、
−Ｖ）をオンさせるスイツチ、２０はスイツチ１
９がオンになると励磁されるリレー、２１はリレ
ー２０の接点が閉じてから、Ｔ秒後に動作するタ
イマー２２はタイマー２１の接点が閉じると励磁
されるリレー、２３〜２６はリレー２２の接点で
あり、これらによりスイツチ回路が構成される。

第３図においてタイマー２１の設定時間Ｔは駆
動回路５〜８の電源の整定時間より充分長く設定
しておく。第４図は駆動回路の＋電源電圧の立ち
上がりと、リレー２２の動作タイミングを示す図
である。同図において時間ｔのＯ点はスイツチ１
９がオンする点を示す。

スイツチ１９がオンすると駆動回路の＋電源は
第４図に示すような時定数で立ち上がりT₀秒後
に整定する。一方、リレー２２はこの時点ではタ
イマーの設定時間内であるため非励磁状態であ
り、接点２３〜２６は開状態となつている。Ｔ秒
間、経過するとタイマー２１が動作し、リレー２
２が励磁され、接点２３〜２６は閉状態となり、
駆動回路５〜８とパワートランジスタ１〜４間は
各々接続され、駆動回路からのオン、オフ信号に
よりパワートランジスタ１〜４がオン、オフす
る。このような駆動回路＋電源の立ち上がり過渡
期の電圧がスイツチ回路の接点２３〜２６が開状
態であるので、パワートランジスタのベースに印
加されないため、リニア動作を防止することがで
きる。一方、スイツチ１９がオフする時は、リレ
ー２２は即時に（リレーの動作時間分の遅れはあ
るが）非励磁となるため、＋電源の立ち下がり時
定数をリレーの動作時間に対して十分大きくとれ
ば（リレーの動作時間は通常、数ｍsec程度であ
るのでこのような関係をつくることは容易であ
る。）＋電源電圧が低下してパワートランジスタが
リニア領域に入る前にリレー２２がオフとなりパ
ワートランジスタのリニア動作を防止できる。な
お、上記実施例ではリレーによつて駆動回路、パ
ワートランジスタ間を接続あるいは断にしている
が、トランジスタ等の半導体に置き換えてもよ
い。又、駆動回路の＋電源の整定をタイマーによ
つて検出しているが、＋電源電圧のレベルを検出
する回路に置き換えても良い。

（考案の効果） 以上のように、この考案によれば、リレー及び
タイマーを用いることによつて簡単な回路構成
で、駆動回路の電源の立ち上がりあるいは立ち下
がり過渡期におけるパワートランジスタのリニア
動作による電力破壊を防止できる。

【図面の簡単な説明】

第１図は従来のトランジスタスイツチング回路
のブロツク図、第２図は第１図中の５〜８の出力
回路の内容を示す図、第３図はこの考案の一実施
例のブロツク図、第４図は第３図の回路動作のタ
イミングチヤート、である。 ５〜８……駆動回路、２０……リレー、２１…
…タイマー、２２……リレー、２３〜２６……接
点、２７……トランジスタスイツチ回路。なお、
図中同一符号は同一又は相当部分を示す。

Claims (1)

【実用新案登録請求の範囲】
1. トランジスタスイツチング回路と、該トランジ
   スタスイツチング回路を駆動する駆動回路と、該
   駆動回路の電源の立ち上がり及び立ち下がり過渡
   期の電圧をタイマーの出力により動作するリレー
   の接点で一時的に遮断するスイツチ回路とを備え
   たことを特徴とするトランジスタの電力破壊防止
   回路。