JPH04334095A - 多層回路基板におけるポリイミド絶縁層の形成方法 - Google Patents

多層回路基板におけるポリイミド絶縁層の形成方法

Info

Publication number
JPH04334095A
JPH04334095A JP3104263A JP10426391A JPH04334095A JP H04334095 A JPH04334095 A JP H04334095A JP 3104263 A JP3104263 A JP 3104263A JP 10426391 A JP10426391 A JP 10426391A JP H04334095 A JPH04334095 A JP H04334095A
Authority
JP
Japan
Prior art keywords
insulating layer
photosensitive polyimide
polyimide precursor
precursor
photosensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3104263A
Other languages
English (en)
Other versions
JP2623377B2 (ja
Inventor
Tatsuki Hirano
立樹 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kamaya Electric Co Ltd
Mitsubishi Materials Corp
Original Assignee
Kamaya Electric Co Ltd
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kamaya Electric Co Ltd, Mitsubishi Materials Corp filed Critical Kamaya Electric Co Ltd
Priority to JP3104263A priority Critical patent/JP2623377B2/ja
Publication of JPH04334095A publication Critical patent/JPH04334095A/ja
Application granted granted Critical
Publication of JP2623377B2 publication Critical patent/JP2623377B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、配線導体及び抵抗体等
の電子素子を積層した多層回路基板におけるポリイミド
絶縁層の形成方法に関する。
【0002】
【従来の技術】従来、多層回路基板を作成する場合にお
いて、各層間に介在する絶縁層を形成する方法として、
ポリイミド前駆体を配線導体及び電子素子の形成面に塗
布した後、パターン化し、キュア(焼付け)を施してポ
リイミド絶縁層を形成する方法が知られている。特に、
絶縁層の誘電率が低い(ε≒3)ポリイミドを用い、信
号の伝播速度を速くする場合や、抵抗体等の電子素子を
内層させる際、この特性の劣化を軽減するため低い温度
で絶縁層を形成する場合に用いられている。
【0003】
【発明が解決しようとする課題】しかし、前記感光性ポ
リイミド前駆体の粘度は、1000〜5000cpsと
低いため、塗布すべき表面に、深さ10μ、幅数100
μ程度の急峻な凹凸部が存在する場合には、この感光性
ポリイミド前駆体を均一にスピンナー塗布することは困
難であった。この場合には、感光性ポリイミド前駆体に
よって形成される絶縁層の膜厚が均一にならず、膜厚の
薄い箇所においては、絶縁性が低下するという欠点があ
った。
【0004】また、前述のような急峻な凹凸部に絶縁体
を形成する他の方法としては、まず、前記凹凸部の深さ
よりも厚く非感光性ポリイミド前駆体の層を全面に形成
し、次いで、この上層部に感光性ポリイミド前駆体を塗
布し、フォトファブリケーション技術を用いて、下層の
前記非感光性ポリイミド前駆体の層をパターン化して、
最終キュアを施す。また、このパターン化の際、前記感
光性ポリイミド前駆体の代りにフォトレジストを用いる
こともでき、この場合には、パターン化した後、前記フ
ォトレジストを取り除き、この後、最終キュアを施すも
のである。
【0005】しかし、これらの方法によれば、非感光性
ポリイミド前駆体の層をパターン化する際に、スクリー
ンや刷毛等を用いるため、光を用いて光学的にパターン
形成する場合に比べて、高精度にパターン化できないた
め、絶縁層を所定の位置に、高い精度で確実に形成する
には、信頼性に欠けるという問題点があった。
【0006】本発明は、上記各欠点を解決すべくなされ
たものであり、その目的は、ポリイミド絶縁層を形成す
べき面に、急峻な凹凸部が存在する場合にも、絶縁層と
して信頼性の高いポリイミド絶縁層を形成することがで
きる多層回路基板におけるポリイミド絶縁層の形成方法
を提供することにある。
【0007】
【課題を解決するための手段】本発明は、上記目的に鑑
みてなされたものであり、その要旨は、配線導体及び電
子素子を形成した後、該配線導体及び電子素子の形成面
を覆うように、感光性ポリイミド前駆体を塗布し、該塗
布した感光性ポリイミド前駆体を露光し、現像してパタ
ーン化し、塗布面の凹凸により生じる、前記感光性ポリ
イミド前駆体の膜厚の薄い箇所にのみ、非感光性ポリイ
ミド前駆体を塗布し、次いで、前記感光性ポリイミド前
駆体と前記非感光性ポリイミド前駆体との双方に、同時
に焼付けを施すことにより、ポリイミド絶縁層を形成す
ることを特徴とする多層回路基板におけるポリイミド絶
縁層の形成方法にある。
【0008】
【作用】回路基板或いは既に形成したポリイミド絶縁層
の表面に、配線導体及び電子素子を形成するが、この際
、例えば電子素子としての抵抗体には、抵抗値を調整す
るためにトリミング溝を形成する。次いで、この表面を
覆うように感光性ポリイミド前駆体を塗布し、パターン
化する。このパターン化は、光を用いて光学的に行うた
め高精度に行うことができるが、前述のトリミング溝の
ような急峻な凹凸部では、前記課題の項で述べたように
、感光性ポリイミド前駆体の膜厚が均一にならず、薄く
形成される。そこで、この部分にのみ、非感光性ポリイ
ミド前駆体を塗布して補った後、双方を同時にキュア(
焼付け)することにより、信頼性の高いポリイミド絶縁
層(膜)を形成する。
【0009】
【実施例】本発明に係る多層回路基板におけるポリイミ
ド絶縁層の形成方法を添付図面に基づいて形成工程順に
説明する。
【0010】まず、回路基板としてのアルミナ基板1に
、配線導体を構成する導体パターン2を形成する。この
導体パターン2の形成に際しては、Ag/Pd,Au等
をスクリーン印刷法によりパターン化し、850℃程度
で焼成する。次に、導体パターン2に、両端部が重なる
ように所定位置にRuO2系等の抵抗体3を形成し、さ
らに、この表面にガラス層4を形成する。次いで、抵抗
体3にレーザトリミングを施し、目的の抵抗値に調整す
るが、この際、トリミング溝3aが形成される。
【0011】次いで、形成した導体パターン2、抵抗体
3を覆うように、アルミナ基板1のほぼ全表面に感光性
ポリイミド前駆体5をスピンナー塗布する。なお、感光
性ポリイミド前駆体としては、東レ(株)製のUR−3
100シリーズ、UR−3800シリーズ等が好ましい
。塗布した後、プリベークとして約30分間乾燥させ、
次いで所定パターンの露光を行い、所定の現像液(DV
−505,東レ(株)社製)を用いて未露光部の感光性
ポリイミド前駆体5を除去する。このように、光によっ
て光学的にパターン化を行うので、バイヤホール部6等
の絶縁層を形成すべきでない箇所と、その他の絶縁層を
形成すべき箇所との境界部を、高精度にパターン化する
ことが可能である。
【0012】この際、前述したトリミング溝3a等の急
峻な凹凸部には、感光性ポリイミド前駆体5が低粘度で
あるため、均一に形成できず薄く形成されるため、この
薄く形成された箇所にのみ、スクリーン印刷法によって
、非感光性ポリイミド前駆体7(SP−110,東レ(
株)製等)を塗布する。
【0013】次いで、この感光性ポリイミド前駆体5及
び非感光性ポリイミド前駆体7によるパターン形成を行
ったアルミナ基板1を、N2雰囲気中で140℃:30
分→300℃:30分→400℃:30分の条件で、2
種のポリイミド前駆体を同時に最終キュア(焼付け)を
施し、ポリイミド絶縁層を一体的に形成する。このよう
にして、ポリイミド絶縁層の形成工程は一旦終了する。 この後、形成したポリイミド絶縁層上に、再度、導体パ
ターン2´や所定の電子素子を形成し、以下、前述の工
程を順に繰り返すことにより、多層回路基板を形成する
ものである。
【0014】本実施例で示した感光性ポリイミド前駆体
は、この他にも、日立化成工業(株)製PL−1000
シリーズ、DuPont製PDシリーズ等が適用可能で
あり、また、非感光性ポリイミド前駆体としては、日立
化成工業(株)製のPIQ等も適用可能である。
【0015】また、本実施例で示した感光性ポリイミド
、非感光性ポリイミドについては、最終キュア前におい
ては、「前駆体」として明記されているようにイミド化
されていない状態であり、最終キュアを施した後、イミ
ド化された状態で一体的に形成される。従って、すでに
イミド化している状態のものを有機溶媒に溶かし、コー
ティングに適した粘性とした材料はここでは適用されな
い。
【0016】
【効果】本発明に係る多層回路基板におけるポリイミド
絶縁層の形成方法によれば、配線導体及び電子素子の形
成面を覆うように感光性ポリイミド前駆体を塗布し、所
定形状にパターン化するが、このパターン化は、光を用
いて光学的に行うので高精度にパターン化することがで
きる。また、パターン化した前記感光性ポリイミド前駆
体のうちで、塗布面の凹凸によって形成される膜厚の薄
い箇所に、非感光性ポリイミド前駆体を塗布して補い、
この後、感光性ポリイミド前駆体と非感光性ポリイミド
前駆体の双方に、同時に焼付けを施すことにより、ポリ
イミド絶縁層を形成する。従って、ポリイミド絶縁層を
形成すべき面に急峻な凹凸部が存在する場合にも、極め
て信頼性の高いポリイミド絶縁層を形成することが可能
である。
【図面の簡単な説明】
【図1】本発明に係る多層回路基板を示す概略断面図で
ある。
【符号の説明】
2  導体パターン(配線導体) 3  抵抗体(電子素子) 5  感光性ポリイミド前駆体 7  非感光性ポリイミド前駆体

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  配線導体及び電子素子を形成した後、
    該配線導体及び電子素子の形成面を覆うように、感光性
    ポリイミド前駆体を塗布し、該塗布した感光性ポリイミ
    ド前駆体を露光し、現像してパターン化し、塗布面の凹
    凸により生じる、前記感光性ポリイミド前駆体の膜厚の
    薄い箇所にのみ、非感光性ポリイミド前駆体を塗布し、
    次いで、前記感光性ポリイミド前駆体と前記非感光性ポ
    リイミド前駆体の双方に、同時に焼付けを施すことによ
    り、ポリイミド絶縁層を形成することを特徴とする多層
    回路基板におけるポリイミド絶縁層の形成方法。
JP3104263A 1991-05-09 1991-05-09 多層回路基板におけるポリイミド絶縁層の形成方法 Expired - Lifetime JP2623377B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3104263A JP2623377B2 (ja) 1991-05-09 1991-05-09 多層回路基板におけるポリイミド絶縁層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3104263A JP2623377B2 (ja) 1991-05-09 1991-05-09 多層回路基板におけるポリイミド絶縁層の形成方法

Publications (2)

Publication Number Publication Date
JPH04334095A true JPH04334095A (ja) 1992-11-20
JP2623377B2 JP2623377B2 (ja) 1997-06-25

Family

ID=14376043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3104263A Expired - Lifetime JP2623377B2 (ja) 1991-05-09 1991-05-09 多層回路基板におけるポリイミド絶縁層の形成方法

Country Status (1)

Country Link
JP (1) JP2623377B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298369A (ja) * 1995-04-26 1996-11-12 Nec Ibaraki Ltd 銅配線上のポリイミド膜及びその形成方法
JP2002190673A (ja) * 2000-10-12 2002-07-05 Murata Mfg Co Ltd 多層プリント回路基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298369A (ja) * 1995-04-26 1996-11-12 Nec Ibaraki Ltd 銅配線上のポリイミド膜及びその形成方法
JP2002190673A (ja) * 2000-10-12 2002-07-05 Murata Mfg Co Ltd 多層プリント回路基板の製造方法

Also Published As

Publication number Publication date
JP2623377B2 (ja) 1997-06-25

Similar Documents

Publication Publication Date Title
US4119480A (en) Method of manufacturing thick-film circuit devices
KR100275235B1 (ko) 프린트 회로기판 및 프린트 회로기판의 제조방법
US7326636B2 (en) Method and circuit structure employing a photo-imaged solder mask
JPH0682926B2 (ja) 多層配線基板の製造方法
JP2623377B2 (ja) 多層回路基板におけるポリイミド絶縁層の形成方法
JPH06314878A (ja) プリント配線板の製造方法
JP2586745B2 (ja) 印刷配線板の製造方法
JP3215542B2 (ja) 多層薄膜配線基板の製造方法
JPS5929160B2 (ja) 配線板の製造方法
JPH04352387A (ja) 多層回路基板及びその製造方法
JP2894997B2 (ja) 印刷配線板の製造方法
JPH1051112A (ja) 耐熱性樹脂組成物を用いた回路基板の形成方法
JP2621634B2 (ja) ポリイミド樹脂多層配線基板の製造方法
JPH04259285A (ja) 配線基板の製造方法
JP2891538B2 (ja) 配線基板の製造方法
JPH0832239A (ja) 多層配線基板の製造方法
JP2720511B2 (ja) ヴィアフィル形成方法
JPH07105595B2 (ja) 絶縁層の形成方法
JP2755019B2 (ja) 多層配線基板の製造方法
JPH06244553A (ja) 薄膜多層配線基板の製造方法
JPS6161720B2 (ja)
JP2843445B2 (ja) 厚膜パターン形成方法
JPH03280492A (ja) 多層絶縁膜の形成方法
JP3223598B2 (ja) 多層配線構造および多層配線構造の形成方法
JPH0595189A (ja) 樹脂性多層配線基板の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970107

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 12

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 15