JPH0431829Y2 - - Google Patents

Description

【考案の詳細な説明】 産業上の利用分野 本考案はモード駆動用インバータに係り、特に
逆変換部を構成するMOS，FETのドライバー回
路に関する。

従来の技術 第２図はモータ駆動用インバータの構成を示
す。単相又は三相交流電源１４をダイオードで構
成する順変換部１５により直流に変換しコンデン
サ１６で平滑し、トランジスタ、GTO，MOS，
FET等のパワースイツチング素子で構成する逆
変換部１７で再び交流に変換し、インダクシヨン
モータ１８に印加する。

第３図に従来例の逆変換部を構成するMOS，
FETのドライバー回路を示す。第３図において、
フオトカプラ１１の発光ダイオードが点灯する
と、フオトカプラ１１の出力トランジスタがON
動作となり、トランジスタ１０がOFFし、ドラ
イバー電源のプラス電圧Ｖ＋より抵抗３、トラン
ジスタ５、抵抗４を介してMOS，FET１のゲー
トから見た入力容量Cissを充電するよう電流が流
れ、MOS，FET１のゲート・ソース間の電位差
がMOS，FET１のスレツシユホールド電圧V_TH
をこえると、MOS，FET１はONする。次に
MOS，FET１がOFFする動作を説明する。フオ
トカプラ１１の発光ダイオードが消灯するとフオ
トカプラ１１の出力がOFF動作となり、トラン
ジスタ１０がONし、抵抗４、トランジスタ６を
介してドライバー電源のマイナス電圧Ｖ−に電流
が流れる。この時、MOS，FET１のCissに蓄え
られている電荷を吸い出しゲート・ソース間の電
圧が低下してMOS，FET１のスレツシユホール
ド電圧V_THより小さくなり、MOS，FET１は
OFFする。なお、MOS，FETを安定してOFFさ
せるためには、OFF時には常にトランジスタ６
をONさせる必要があり、その為には抵抗９から
ベース電流を供給してトランジスタ１０をONさ
せることが条件となる。このためドライバー電源
（Ｖ＋〜Ｖ−）が数Ｖ以上必要である。

考案が解決しようとする問題点 第３図に示す線間Ｐ−Ｎはそれぞれ第２図のＰ
−Ｎに対応し、順変換部の直流電圧を示す。単相
又は三相の電源が投入され、ドライバー電源がま
だ立ち上がつていない時、順変換部のＰ−Ｎ間の
電圧が急激に立ち上がろうとすると、MOS，
FET１のドレインの電圧が急激に上昇し、パワ
ーMOS，FET１のドレイン・ゲート間の容量を
C_DG、電位差をV_DGとすると、 ｉ＝C_DG・dV_DG／dt で表される電流ｉがドレインからゲートへ流れ
る。第３図のトランジスタ６はまだOFFしてい
るため、電流ｉは、ゲート・ソース間の容量を
C_GSとすると、その容量C_GSを充電する動作とな
る。そのためゲート・ソース間の電圧が上り、ゲ
ート・ソース間の電圧がMOS，FET１のスレツ
シユホールド電圧V_THを越え、MOS，FET１は
ONする。このため、MOS，FET２のドレイン
の電位が急激にＰまで立ち上り、MOS，FET１
と同様にパワーMOS，FET２もONし、Ｐ−Ｎ
間が短絡されMOS，FETが破壊するという問題
があり、その対策としてＰ−Ｎの電圧が上昇する
以前にドライバ電源を立ち上げ、Ｐ−Ｎの電圧の
上昇によるMOS，FETのゲート電流をドライバ
ー回路が正常に吸い込みMOS，FETのゲート電
圧の上昇を防止する何らかの対策が必要であつ
た。故に回路構成上複雑になつていた。上記の問
題を解決する方法として従来、第４図のように抵
抗７を接続する手段が採用されていた。第４図の
電源投入時の動作を説明する。

第４図のＰ−Ｎはそれぞれ第２図のＰ・Ｎに対
応する。

電源投入時、前述の通り、MOS，FET１のド
レインからゲートに電流ｉが流れる。電流ｉは抵
抗７を介してドライバー電源のマイナス電圧に流
れMOS，FET１をONさせない。この場合、抵
抗７の抵抗値が大きすぎると、電流ｉが抵抗７を
流れず、MOS，FETのゲート・ソース間の容量
C_GSを充電するように流れるので抵抗７は大きな
抵抗値にはできなかつた。また、反対に抵抗７の
抵抗値が小さいとドライバー電源の動作後に問題
が生じる。

以下にこの問題を説明する。第４図においてフ
オトカプラ１１の発光ダイオードが点灯すると、
トランジスタ１０がOFFしトランジスタ５がON
する。

MOS，FET１のゲート電流は、トライバー電
源のプラス電圧Ｖ＋より抵抗３、トランジスタ
５、抵抗４を介してMOS，FET１のゲートに流
れようとする。この時抵抗７の抵抗値が小さい
と、MOS，FET１のゲートに流れようとする電
流がMOS，FET１のゲートと抵抗７に分流し、
MOS，FET１のONに要する時間が長くなりス
イツチング損失が大きくなつてMOS，FETの温
度上昇が大きくなる問題と、そして、MOS，
FETのON時、常に抵抗７の抵抗値と抵抗７を流
れる電流の次乗に比例した銅損が発生し、ドライ
バー効率が悪くなる欠点があつた。

問題点を解決するための手段 この問題を解決するために本考案は、MOS，
FETをOFFさせるトランジスタのベースに抵抗
を接続したものである。

作 用 上記構成はトランジスタのベースに接続された
抵抗はそのトランジスタの直流電流増幅率をh_FE
とすると、見かけ上エミツタの抵抗は１／（１＋
h_FE）倍の抵抗値の抵抗に等しいと言う特性を利
用したもので、この構成によつて電源投入時の
MOS，FETの上下アーム短絡を防止すると共
に、それを防ぐために追加された抵抗による
MOS，FETのスイツチング損失の増加と抵抗の
銅損の増加を防止できる。

実施例 第１図に本考案の回路図を示す。第１図のＰ−
Ｎはそれぞれ第２図のＰ−Ｎと対応し、以下第１
図により本考案の実施例を説明する。電源投入時
MOS，FET１のドレインからゲートに流れる電
流ｉは抵抗４、トランジスタ６のエミツタからベ
ースへそして抵抗７ａを介してドライバー電源の
マイナス電圧Ｖ−へ流れる電流I₁とトランジスタ
６の直流電流増幅率をh_FE0とした時のエミツタか
らコレクタへ流れる電流I₁，h_FE0に分かれる。
h_FE0は非常に大きい値であるため、ｉ≒I₁，h_FE0
という関係式が成り立ちI₁は非常に小さい。従つ
て抵抗７ａの抵抗値を大きくすることが可能とな
る。次にドライバー電源の動作後について説明す
る。ドライバー電源のプラス電圧Ｖ＋とマイナス
電圧Ｖ−の電位差ΔVは抵抗８と抵抗７ａによつ
て分割される。このとき抵抗７ａは上記のように
抵抗値を大きくすることが可能なので、抵抗８に
対して抵抗７ａを充分大きな抵抗値にしておくと
トランジスタ５とトランジスタ６のベースの電位
はほぼドライバー電源プラス電圧の電位Ｖ＋と等
しくなる。従つてMOS，FETのONに要する時
間が抵抗７ａのない場合と変わらないためスイツ
チング損失は変わらない。

考案の効果 本考案は、MOS，FETをOFFさせる動作に用
いるトランジスタのベースに抵抗を挿入すること
により、ドライバーの効率を向上させ、MOS，
FETのスイツチング損失を増加させることなく、
電源投入時のMOS，FETの上下アームの短絡を
防止するものである。

【図面の簡単な説明】

第１図は本考案の実施例におけるMOS，FET
のドライブ回路図、第２図はモータ駆動用インバ
ータの構成を示す図、第３図及び第４図は従来例
のMOS，FETのドライブ回路図である。 １，２……MOS，FET、６……トランジス
タ、７ａ……抵抗。

Claims (1)

【実用新案登録請求の範囲】
1. MOS，FETを逆変換部に使用したモータ駆動
   用インバータのドライバー回路に於いて、前記
   MOS，FETのゲートに接続されるMOS，FET
   のゲート電荷を吸収するトランジスタのベースと
   ドライバー電源のマイナス電圧ラインとの間に接
   続した抵抗器の抵抗値を、前記トランジスタのベ
   ースとドライバー電源のプラス電圧ラインとの間
   に接続した抵抗器の抵抗値よりも大きくしたこと
   を特徴とするインバータのドライバー回路。