JPS62147953A - パワ−ｍｏｓ・ｆｅｔの駆動装置 - Google Patents
パワ−ｍｏｓ・ｆｅｔの駆動装置Info
- Publication number
- JPS62147953A JPS62147953A JP60285641A JP28564185A JPS62147953A JP S62147953 A JPS62147953 A JP S62147953A JP 60285641 A JP60285641 A JP 60285641A JP 28564185 A JP28564185 A JP 28564185A JP S62147953 A JPS62147953 A JP S62147953A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- mos
- power
- power mos
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電力用ＭＯＳ−ＦＥＴの非絶縁型駆動手段に
関する。
関する。
〔従来の技術〕 １
パワーＭＯＳ−ＦＥＴはゲート電圧を制御することでド
レイン−ソース問をスイッチングし、電力制御ができる
スイッチング素子である。多数キＩｌリアデバイスであ
り、バイポーラ・パワー１−ランジスタのように少数キ
ャリアの蓄積効果がないので、高速スイッチングが可能
である。
レイン−ソース問をスイッチングし、電力制御ができる
スイッチング素子である。多数キＩｌリアデバイスであ
り、バイポーラ・パワー１−ランジスタのように少数キ
ャリアの蓄積効果がないので、高速スイッチングが可能
である。
駆動回路の一従来例として第２図に示すような、ホトカ
ブラとバッファ回路を組み合わせた手段が用いられてい
る。
ブラとバッファ回路を組み合わせた手段が用いられてい
る。
第２図において、１は入力段と出力段を電気的に絶縁ザ
るホトカブラ、２〜５はトランジスタ、６〜１１は抵抗
、１２はツェナーダイオード、１３はコンデンサ、１４
は電力制す１１を行なうパワーＭＯＳ・ＦＥＴｒある。
るホトカブラ、２〜５はトランジスタ、６〜１１は抵抗
、１２はツェナーダイオード、１３はコンデンサ、１４
は電力制す１１を行なうパワーＭＯＳ・ＦＥＴｒある。
グー１−駆動回路からの駆動信号は、ボ１−カブラ１に
て電気的に前段どの絶縁がなされ、１〜ランジスタ２，
３Ｊ３よび１，５を経てパワーＭＯ３・「ＥＴＩ ４の
ゲートを駆動し、そのドレイン−ソース間にトレイン電
流を流す。
て電気的に前段どの絶縁がなされ、１〜ランジスタ２，
３Ｊ３よび１，５を経てパワーＭＯ３・「ＥＴＩ ４の
ゲートを駆動し、そのドレイン−ソース間にトレイン電
流を流す。
また、他の従来例として、比較的電圧の低いインバータ
装置では、第３図のように絶縁電源を必要とけず、しか
も駆動信号の絶縁手段を必要としない簡単な駆動回路が
ある。
装置では、第３図のように絶縁電源を必要とけず、しか
も駆動信号の絶縁手段を必要としない簡単な駆動回路が
ある。
第３図において、Ｐ、Ｎは正、負の直流電源１５は抵抗
、１６〜１８はパワーＭＯＳ−ＦＥＴである。パワーＭ
ＯＳ・ＦＥＴ１８がオフすると、抵抗１５を通してパワ
ーＭＯＳ・Ｆ Ｅ Ｔ １６のゲートに正の電圧が印加
され、パワーＭＯＳ−ＦＥＴ１６がオンするとドレイン
−ソース間電圧Ｖ。８が低くなり、ドレインソース飽和
電圧となる。一般的には１〜２ｖとなる。
、１６〜１８はパワーＭＯＳ−ＦＥＴである。パワーＭ
ＯＳ・ＦＥＴ１８がオフすると、抵抗１５を通してパワ
ーＭＯＳ・Ｆ Ｅ Ｔ １６のゲートに正の電圧が印加
され、パワーＭＯＳ−ＦＥＴ１６がオンするとドレイン
−ソース間電圧Ｖ。８が低くなり、ドレインソース飽和
電圧となる。一般的には１〜２ｖとなる。
なＪ３、パワーＭＯＳ−ＦＥＴ１７のグー１へ駆動回路
は、図示していないがパワーＭＯＳ・Ｆ Ｅ Ｔ１６と
同一テアリ、バ’、７−Ｍ０８−Ｆ［ＥＴ１６゜１７で
インバータ１リツジの１アームを形成し、両者の接続点
から出力電流Ｉが出入する。
は、図示していないがパワーＭＯＳ・Ｆ Ｅ Ｔ１６と
同一テアリ、バ’、７−Ｍ０８−Ｆ［ＥＴ１６゜１７で
インバータ１リツジの１アームを形成し、両者の接続点
から出力電流Ｉが出入する。
〔発明が解決しようとする問題点〕
しかしながら、−従来例にお（）る駆動回路（第２図）
は、制御回路Ｊ３よび他の駆動回路とは独立の絶縁電源
を、それぞれ必要とする。
は、制御回路Ｊ３よび他の駆動回路とは独立の絶縁電源
を、それぞれ必要とする。
前述のように、ホトカプラ１でパワーＭＯ３・ＦＥＴＩ
４を駆動する駆動回路は、回路構成が複雑であり、ま
た部品点数が多いので、インバータ装置やチョッパ装置
を小形化で−ることができない。
４を駆動する駆動回路は、回路構成が複雑であり、ま
た部品点数が多いので、インバータ装置やチョッパ装置
を小形化で−ることができない。
ところで伯の従来例（第３図）では、パワーＭＯＳ・Ｆ
Ｅ Ｔ １６のゲート電位をＰ側から得でいるため、
電圧ｖＤｓが低下し、したがってグー（−ソース間電圧
ｖＧＳが低くなる。
Ｅ Ｔ １６のゲート電位をＰ側から得でいるため、
電圧ｖＤｓが低下し、したがってグー（−ソース間電圧
ｖＧＳが低くなる。
一般に、パワーＭＯＳ・ＦＥＴ１６の下レインソース間
電圧ｖＤｓとドレイン電流Ｉとの関係は、グー１−〜ソ
ース間電圧■。８によってぎまり、ＶＧＳがドレイン電
流■に対して不十分な場合は電圧ｖＤＳが高くなり、パ
ワーＭＯＳ・ＦＥＴ１６の損失が大ぎくなる。
電圧ｖＤｓとドレイン電流Ｉとの関係は、グー１−〜ソ
ース間電圧■。８によってぎまり、ＶＧＳがドレイン電
流■に対して不十分な場合は電圧ｖＤＳが高くなり、パ
ワーＭＯＳ・ＦＥＴ１６の損失が大ぎくなる。
電圧、電流が小さい小容量インバータでは、多少の発熱
があっても使用できるが、中容量では発熱が大きくなり
、パワーＭＯＳ−ＦＥＴ１６は破壊してしまう。
があっても使用できるが、中容量では発熱が大きくなり
、パワーＭＯＳ−ＦＥＴ１６は破壊してしまう。
ここにおいて本発明は、従来例の難点を克服し、簡単で
信頼性の高いパワーＭＯＳ・Ｉ：Ｅ Ｔの駆動装置を提
供することを、その目的とする。
信頼性の高いパワーＭＯＳ・Ｉ：Ｅ Ｔの駆動装置を提
供することを、その目的とする。
本発明は、負荷電力を調整するパワーＭＯ３・Ｆ Ｅ
Ｔ １６と、それのオンオフを制御する前段のＭＯＳ・
Ｆ Ｅ Ｔ １８を設【プた装置において、前段のＭＯ
Ｓ−ＦＥＴ１８の電流を制御覆る抵抗２６と、 前段のＭＯＳ−ＦＥＴ１８がオンしている期間に電源電
圧を充電するコンデンサ２５ど、パワーＭＯＳ・ＦＥＴ
１６のオン期間に前記コンアン１ノ２５に充電された電
荷の放電を阻止するダイオ゛−ド２４と、 パワーＭＯＳ−ＦＥＴ１６のゲートルソース間にゲート
への過電圧防止用のツェナーダイオード２７．２８と、 を備える。
Ｔ １６と、それのオンオフを制御する前段のＭＯＳ・
Ｆ Ｅ Ｔ １８を設【プた装置において、前段のＭＯ
Ｓ−ＦＥＴ１８の電流を制御覆る抵抗２６と、 前段のＭＯＳ−ＦＥＴ１８がオンしている期間に電源電
圧を充電するコンデンサ２５ど、パワーＭＯＳ・ＦＥＴ
１６のオン期間に前記コンアン１ノ２５に充電された電
荷の放電を阻止するダイオ゛−ド２４と、 パワーＭＯＳ−ＦＥＴ１６のゲートルソース間にゲート
への過電圧防止用のツェナーダイオード２７．２８と、 を備える。
パワーＭＯＳ−ＦＥＴ１６のオフ期間中に、オン信号電
圧生成のためのコンデンサ２５を充電し、パワーＭＯＳ
−ＦＥＴ、１６がオンしている期間に、。
圧生成のためのコンデンサ２５を充電し、パワーＭＯＳ
−ＦＥＴ、１６がオンしている期間に、。
ゲート電圧を印加し続けることにより、パワーＭＯＳ・
ＦＥＴＩ ６のドレイン−ソース間の飽和電圧を低く保
つ。
ＦＥＴＩ ６のドレイン−ソース間の飽和電圧を低く保
つ。
本発明の一実施例における回路構成を表ねり”結線図を
第１図に示す。
第１図に示す。
この第１図は、ＰＷＭ （パルス幅変調）インバータの
１つのアームを表わしたしのであり、直流上−タ制御で
は２つのアームにより、３相交流モータ制御では３つの
アームによって、電力制御を行なうことは周知のとおり
である。
１つのアームを表わしたしのであり、直流上−タ制御で
は２つのアームにより、３相交流モータ制御では３つの
アームによって、電力制御を行なうことは周知のとおり
である。
ここ′Ｃ″【：１簡単のために、１つのアームについて
の動作説明を行なう。
の動作説明を行なう。
Ｊべての図面において同一符号は、同一もしくは相当部
分を示す。
分を示す。
パワーＭＯ３・「Ｅ丁１７の駆動回路は、パワーＭＯＳ
−ＦＥＴ１６の駆動回路と同一であるから省略しである
。
−ＦＥＴ１６の駆動回路と同一であるから省略しである
。
いま、ＭＯＳ−ＦＥＴ１８のゲートにＰＷＭ信弓ＳＧ１
が印加されると、ＭＯＳ−ＦＥＴ１８はオンし、１８の
パワーＭＯＳ−ＦＥＴのゲート電位がインバータの負電
位Ｎと等しくなり、１６のパワーＭＯＳ−ＦＥＴは逆バ
イアスされてオ゛フする。
が印加されると、ＭＯＳ−ＦＥＴ１８はオンし、１８の
パワーＭＯＳ−ＦＥＴのゲート電位がインバータの負電
位Ｎと等しくなり、１６のパワーＭＯＳ−ＦＥＴは逆バ
イアスされてオ゛フする。
２５はコンデンナテ、ＭＯＳ−ＦＥＴ１８（７）オン期
間に図示の極性に充電される。
間に図示の極性に充電される。
次に、ＰＷＭ信号ＳＧＩが消滅すると、ＭＯＳ・ＦＥＴ
１８はオフし、パワーＭＯＳ・ＦＥＴ１６のゲートルソ
ース間にはコンデンサ２５の電圧が抵抗２６を通って印
加され、パワーＭＯＳ・ＦＥＴ１６はオンする。
１８はオフし、パワーＭＯＳ・ＦＥＴ１６のゲートルソ
ース間にはコンデンサ２５の電圧が抵抗２６を通って印
加され、パワーＭＯＳ・ＦＥＴ１６はオンする。
パワーＭＯＳ・ＦＥＴ１６のゲートルソース間の入力イ
ンピーダンスは高いので、ＭＯＳ−ＦＥＴ１８のオフ期
間中は、パワーＭＯＳ−ＦＥＴ１６のゲート電圧がコン
デンサ２５の電圧によって保たれ、パワーＭＯ３・ＦＥ
Ｔ１６の飽和用１を低く抑えることができる。
ンピーダンスは高いので、ＭＯＳ−ＦＥＴ１８のオフ期
間中は、パワーＭＯＳ−ＦＥＴ１６のゲート電圧がコン
デンサ２５の電圧によって保たれ、パワーＭＯ３・ＦＥ
Ｔ１６の飽和用１を低く抑えることができる。
なお、２４はダイオードで、充電された］ンデン１す２
５の電？ｄＩがパワーＭＯＳ・「：「王１６のオン期間
中に、放電づることを防止する。
５の電？ｄＩがパワーＭＯＳ・「：「王１６のオン期間
中に、放電づることを防止する。
また、２７．２８はツェナーダイオードぐ、パワーＭＯ
Ｓ・Ｆ Ｅ Ｔ １６のゲートルソース間に、パワーＭ
ＯＳ−ＦＥＴの定格電圧以上の正あるいは負の電圧が印
加されることを防止づる。
Ｓ・Ｆ Ｅ Ｔ １６のゲートルソース間に、パワーＭ
ＯＳ−ＦＥＴの定格電圧以上の正あるいは負の電圧が印
加されることを防止づる。
かくして本発明によれば、次に掲げる格段の効果を奏す
ることがＣき、当該分野に寄りりるところ大きい。
ることがＣき、当該分野に寄りりるところ大きい。
■ 絶縁電源および信号の絶縁手段を必要としないので
、回路構成が簡単となり、インバータ装置の小形化が図
られる。
、回路構成が簡単となり、インバータ装置の小形化が図
られる。
■ パワーＭＯ３・「ＥＴのグーミル電圧を正°市圧に
保つことができるのｅ１飽８Ｖ電圧を４１（＜抑えるこ
とができ、パワーＭＯＳ・ＦＥＴの低損失化を行なうこ
とができる。
保つことができるのｅ１飽８Ｖ電圧を４１（＜抑えるこ
とができ、パワーＭＯＳ・ＦＥＴの低損失化を行なうこ
とができる。
第１図は本発明の一実施例における回路構成を示す結線
図、第２図、第３図は従来例の説明図である。 １・・・・・・ホトカプラ ２〜５・・・トランジスタ ６〜１１，１５．２６・・・抵抗 １２．２７．２８・・・ツェナーダイオード１３．２５
・・・コンデンサ− １４，１６，１７・・・パワーＭＯＳ・ＦＥＴ１ ８
・・・ ＭＯＳ ・ ［：１三 Ｔ２Ｏ・・・ダ
イオード。 出願人代理人 Ｆｉ 藤 −雄第２図
図、第２図、第３図は従来例の説明図である。 １・・・・・・ホトカプラ ２〜５・・・トランジスタ ６〜１１，１５．２６・・・抵抗 １２．２７．２８・・・ツェナーダイオード１３．２５
・・・コンデンサ− １４，１６，１７・・・パワーＭＯＳ・ＦＥＴ１ ８
・・・ ＭＯＳ ・ ［：１三 Ｔ２Ｏ・・・ダ
イオード。 出願人代理人 Ｆｉ 藤 −雄第２図
Claims (1)
- 【特許請求の範囲】 １、負荷電力を制御するパワーＭＯＳ・ＦＥＴと、 このパワーＭＯＳ・ＦＥＴの前段の駆動回路にそのオン
オフを制御するＭＯＳ・ＦＥＴと、そのＭＯＳ・ＦＥＴ
の電流を制限する抵抗と、前段のＭＯＳ・ＦＥＴがオン
している期間に直流電源電圧を充電するコンデンサと、 パワーＭＯＳ・ＦＥＴのゲート〜ソース間にゲートへの
過電圧防止用のツェナーダイオードと、を具備し、 非絶縁信号でパワーＭＯＳ・ＦＥＴを駆動することを特
徴とするパワーＭＯＳ・ＦＥＴの駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60285641A JPS62147953A (ja) | 1985-12-20 | 1985-12-20 | パワ−ｍｏｓ・ｆｅｔの駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60285641A JPS62147953A (ja) | 1985-12-20 | 1985-12-20 | パワ−ｍｏｓ・ｆｅｔの駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62147953A true JPS62147953A (ja) | 1987-07-01 |
Family
ID=17694157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60285641A Pending JPS62147953A (ja) | 1985-12-20 | 1985-12-20 | パワ−ｍｏｓ・ｆｅｔの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62147953A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6447592U (ja) * | 1987-09-17 | 1989-03-23 | ||
| CN102195457A (zh) * | 2010-03-17 | 2011-09-21 | 株式会社日立制作所 | 电压驱动型半导体元件的栅极驱动电路及电力变换装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54132727A (en) * | 1978-03-27 | 1979-10-16 | Exxon Research Engineering Co | Control signal generating method and control signal generation controlling device for waveform synthesizer |
-
1985
- 1985-12-20 JP JP60285641A patent/JPS62147953A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54132727A (en) * | 1978-03-27 | 1979-10-16 | Exxon Research Engineering Co | Control signal generating method and control signal generation controlling device for waveform synthesizer |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6447592U (ja) * | 1987-09-17 | 1989-03-23 | ||
| JPH0431829Y2 (ja) * | 1987-09-17 | 1992-07-30 | ||
| CN102195457A (zh) * | 2010-03-17 | 2011-09-21 | 株式会社日立制作所 | 电压驱动型半导体元件的栅极驱动电路及电力变换装置 |
| JP2011193705A (ja) * | 2010-03-17 | 2011-09-29 | Hitachi Appliances Inc | 電圧駆動型半導体素子のゲート駆動回路及び電力変換装置 |
| US8614568B2 (en) | 2010-03-17 | 2013-12-24 | Hitachi, Ltd. | Gate drive circuit of the voltage drive type semiconductor element and power converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5373435A (en) | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator | |
| JP3937354B2 (ja) | ダイナミック・バックゲート・バイアスと短絡保護を伴うブートストラップ・ダイオード・エミュレータ | |
| US4459539A (en) | Charge transfer constant volt-second regulator | |
| JPH0211178B2 (ja) | ||
| US20080303580A1 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| JPS60501682A (ja) | 並列ｍｏｓｆｅｔ電力スイツチ回路 | |
| JP2002016486A (ja) | 半導体装置 | |
| JPS61107813A (ja) | 半導体装置 | |
| US9595947B2 (en) | Driver device for transistors, and corresponding integrated circuit | |
| JPS5986922A (ja) | スイツチングトランジスタのための制御装置 | |
| US9705423B1 (en) | Controlled bootstrap driver for high side electronic switching device | |
| JPS62147953A (ja) | パワ−ｍｏｓ・ｆｅｔの駆動装置 | |
| TW591881B (en) | Motor driving device | |
| JPS6162367A (ja) | 多重電極半導体電力装置をドライブするための電源 | |
| US6815845B1 (en) | Method and apparatus for reversing polarity of a high voltage power source | |
| JPH069607Y2 (ja) | 勾配磁場用電源装置 | |
| JP2601505Y2 (ja) | ブリッジインバータ回路 | |
| JPH01148076A (ja) | インバータ | |
| JPS6179321A (ja) | スイツチ装置 | |
| JP2758477B2 (ja) | 携帯形情報機器 | |
| US4538117A (en) | Transistor amplifier | |
| JP2560365Y2 (ja) | ブリッジ接続ｍｏｓｆｅｔ負荷電力制御回路 | |
| JPH01153220A (ja) | 放電加工用電源装置 | |
| JP2003188696A (ja) | 双安定回路 | |
| JP2783600B2 (ja) | トランジスタインバータ |