JPH04312126A - データ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロプロセッサを有
する装置に係わり、特に装置の動作を記述したプログラ
ムを修正するためのプログラムパッチ機能を有するデー
タ処理システムに関する。

【０００２】

【従来の技術】例えば通信制御を行う通信制御装置では
、その制御手順を記述したプログラムを所定のプログラ
ムメモリ内に格納しておき、これを実行することで処理
を行うようになっている。このような装置では、種々の
理由により制御手順を変更する必要が生じるが、通常は
ソースプログラムに遡って修正することをせず、臨時的
な手段でつぎ当て（以下、パッチと呼ぶ。）的に修正す
ることが多い。従来、このようなつぎ当て的プログラム
修正（以下、プログラムパッチと呼ぶ。）は、以下のよ
うに行われていた。

【０００３】図５は従来のデータ処理システムを表わし
たものである。このシステムには、通信回線網の加入者
回線の制御信号についてのレイヤ２の処理を行う下位装
置１１が設けられ、シリアルバス３３及びプロセッサイ
ンタフェイス３１を介し、この下位装置１１を制御する
上位装置２１に接続されている。ここで、レイヤ２とは
、別々のシステムにあるプロセス間の情報転送をモデル
化した、いわゆるＯＳＩ（開放型システム間相互接続）
参照モデルの第２層のことで、メッセージ転送のための
リンクの設定や誤り制御等を行うものである。

【０００４】下位装置１１にはマイクロプロセッサバス
１３が設けられ、次の各回路部間を相互に接続している
。これらの各回路部は、電源１２により動作するように
なっている。■マイクロプロセッサ１４：通信プロトコ
ル制御を含む下位装置１１全体の動作制御を行う。■プ
ログラムメモリ部１５：ＲＯＭ（リード・オンリ・メモ
リ）１６からなり、マイクロプロセッサ１３が実行すべ
きプログラムが格納されている。■ワークメモリ１７：
マイクロプロセッサ１３によるプログラム実行時に使用
される作業用メモリである。■ＤＭＡ（ダイレクト・メ
モリ・アクセス）コントローラ１８：上位装置２１のメ
インメモリ２４とワークメモリ１７との間のＤＭＡ転送
制御を行う。■シリアルバスインタフェイス１９：マイ
クロプロセッサバス１３とシリアルバス３３とのバス変
換を行う。

【０００５】一方、上位装置２１にはプロセッサバス２
２が設けられ、プロセッサインタフェイス３１を介して
シリアルバス３３に接続されている。このプロセッサバ
ス２２には、上位装置２１全体の制御や上位装置２１の
制御を行う上位プロセッサ２３、この上位プロセッサ２
３の動作に必要な各種データやプログラム等を格納する
メインメモリ２４、及びこのメインメモリ２４に対する
データの読み書きや上位プロセッサ２３へのコマンドの
入力を行うための端末３２が接続されている。

【０００６】以上のような構成の従来のデータ処理シス
テムにおいては、次のようにしてプログラムパッチ処理
が行われていた。まず、パッチ済みのプログラムを書き
込んだＲＯＭを予め用意しておく。下位装置１１の電源
１２を切断したうえでＲＯＭ１６と交換する。しかるの
ち下位装置１１の電源１２を入れ、各種の初期設定を行
う。

【０００７】

【発明が解決しようとする課題】このように、従来のデ
ータ処理システムでは、プログラムパッチ処理に際し下
位装置の電源を切断する必要があったため、この間下位
装置１１が行うべき各種の通信サービスが中断してしま
うという欠点があった。

【０００８】そこで、本発明の目的は、通信サービスを
中断することなくプログラムパッチ処理を行うことがで
きるデータ処理システムを提供することにある。

【０００９】

【課題を解決するための手段】請求項１記載の発明では
、（ｉ）　システムの動作内容を記述した変更前のプロ
グラムを記憶する読出専用メモリと、（ｉｉ）この読出
専用メモリの内容と同一のプログラムをシステム動作実
行時の実行対象プログラムとして記憶する第１の書換可
能メモリと、（ｉｉｉ）　この読出専用メモリ内のプロ
グラムについての変更すべき内容を記憶する第２の書換
可能メモリと、（ｉｖ）第１の書換可能メモリ内のプロ
グラム変更箇所に前記第２の書換可能メモリの内容を実
行すべき旨の命令を書き込む書込手段とをデータ処理シ
ステムに具備させる。

【００１０】そして、請求項１記載の発明では、第２の
書換可能メモリの内容に基いてプログラムを実行し、こ
のうち変更箇所については第１の書換可能メモリの内容
を実行することとする。

【００１１】請求項２記載の発明では、（ｉ）　システ
ムの動作内容を記述したプログラムを格納するリード・
オンリ・メモリと、（ｉｉ）このリード・オンリ・メモ
リの内容を複写するための第１の領域と、プログラムの
うちの変更箇所についての変更内容を格納するための第
２の領域とを有するランダム・アクセス・メモリと、（
ｉｉｉ）　このリード・オンリ・メモリの第２の領域に
、プログラムの変更内容を示すパッチ情報を書き込むパ
ッチ情報書込手段と、（ｉｖ）このランダム・アクセス
・メモリの第１の領域に格納されたプログラム中の変更
箇所の先頭アドレスに、第２の領域へのジャンプ命令を
書き込むジャンプ命令書込手段と、（ｖ）　ランダム・
アクセス・メモリの第１の領域に格納されたプログラム
を実行するマイクロプロセッサとをデータ処理システム
に具備させる。

【００１２】そして、請求項２記載の発明では、ランダ
ム・アクセス・メモリの第１の領域に格納されたプログ
ラムを実行の対象とし、このうち変更箇所についてはジ
ャンプ命令に従い第２の領域に格納されたパッチ情報に
基いて実行することとする。

【００１３】請求項３記載の発明では、請求項２記載の
データ処理システムにおいて、リード・オンリ・メモリ
の第２の領域に書き込むべきパッチ情報や第１の領域の
変更箇所の先頭アドレス等のパッチ処理に必要な情報を
上位装置から供給することとする。

【００１４】

【実施例】以下実施例につき本発明を詳細に説明する。

【００１５】図１は本発明の一実施例におけるデータ処
理システムを表わしたものである。この図で、従来例と
同一部分には同一の符号を付し、適宜説明を省略する。

【００１６】このシステムの下位装置１１のプログラム
メモリ部１５は、ＲＯＭ１６及びＲＡＭ（ランダム・ア
クセス・メモリ）３５から構成されている。このプログ
ラムメモリ部１５は、図２に示すようなメモリマップを
有している。

【００１７】このうち、アドレス“Ｅ００００”〜“Ｅ
７ＦＦＦ”のプログラムエリア３７はマイクロプロセッ
サ１４が実行すべきプログラムを格納するための領域で
あり、ＲＯＭ１６に割当てられている。

【００１８】アドレス“Ｅ８０００”〜“ＥＦＦＦＦ”
のプログラムコピーエリア３８はプログラムエリア３７
の内容を複写するための領域で、マイクロプロセッサ１
４はこの領域のプログラムを参照して実行するようにな
っている。アドレス“Ｆ００００”〜“ＦＦＦＦＦ”の
パッチエリア３９は、プログラムエリア３７のプログラ
ムのうちのパッチされた部分を格納するための領域であ
る。これらのプログラムコピーエリア３８及びパッチエ
リア３９は共にＲＡＭ３５に割当てられるようになって
いる。その他の部分は従来例（図５）と同様の構成とな
っている。

【００１９】以上のような構成のデータ処理システムの
動作を説明する。起動時において、下位装置１１の電源
１２を投入すると、マイクロプロセッサ１４はプログラ
ムメモリ部１５内のプログラムエリア３７に格納された
プログラムをプログラムコピーエリア３８に複写したう
えで、このプログラムコピーエリア３８上のプログラム
に基づいてレイヤ２のサービスを実行する。

【００２０】このような状態でプログラムパッチの必要
が生じたとする。この場合、図示しないオペレータは、
まず上位装置２１に接続された端末３２から、必要な内
容のパッチ情報及びこれをパラメータとする所定のコマ
ンドを入力する。上位プロセッサ２３は入力されたパッ
チ情報をメインメモリ２４に書き込むと共に、パッチ書
込コマンドを下位装置１１に送出する。これを受けた下
位装置１１のＤＭＡコントローラ１８は、上位装置２１
のメインメモリ２４からプログラムメモリ部１５のパッ
チエリア３９にパッチ情報をＤＭＡ転送する。

【００２１】図３はパッチ書込コマンドのフォーマット
を表わしたものである。このコマンドは、それぞれ３２
ビットからなる２ワードから構成される。このうち第１
ワードの上位８ビットは、このコマンドがパッチ書込コ
マンドであることを示すコマンドコード“４０Ｈ”であ
り、下位２４ビットは転送元であるメインメモリ２４上
のパッチ情報が格納されている先頭アドレスを示してい
る。また、第２ワードの上位１６ビットは転送するパッ
チ情報のバイト数を示し、下位１６ビットは転送先であ
るプログラムメモリ部１５のパッチエリア３９（図２）
の先頭アドレスを示している。

【００２２】次に上位装置２１の上位プロセッサ２３は
、下位装置１１に対しプログラム書換コマンドを送出す
る。

【００２３】図４はプログラム書換コマンドのフォーマ
ットを表わしたものである。この図に示すように、この
コマンドも上述したパッチ書込コマンドと同様、それぞ
れ３２ビットからなる２ワードから構成される。このう
ち第１ワードの上位８ビットは、このコマンドがパッチ
書込コマンドであることを示すコマンドコード“４１Ｈ
”であり、下位１６ビットはプログラムメモリ部１５の
プログラムコピーエリア３８（図２）のうちプログラム
を変更すべき部分のアドレスを示している。第２ワード
の下位１６ビットは、その変更の内容を示すデータであ
り、具体的には、パッチエリア３９の先頭アドレスへの
ジャンプ命令を示すデータである。

【００２４】このようなプログラム書換コマンドを受け
た下位装置１１では、プログラムコピーエリア３８の変
更部分の先頭アドレスの内容を、既にパッチ書込コマン
ドにより書き込んだパッチエリア３９の先頭アドレスへ
のジャンプ命令に書き換える。これにより、これ以降、
下位装置１１のマイクロプロセッサ１４は、プログラム
コピーエリア３８のプログラムの実行に際しては、変更
部分の代わりにパッチエリア３９の内容を実行すること
となる。

【００２５】

【発明の効果】以上説明したように、本発明によれば読
出専用メモリ内の実行対象のプログラムを第１の書換可
能メモリに格納すると共に、この第１の書換可能メモリ
内の変更箇所に第２の書換可能メモリ内のパッチ内容を
実行すべき旨の命令を書き込むことによりプログラムの
変更を行うこととしたので、読出専用メモリ自体を交換
する等の処理が必要ない。このため、従来のようにパッ
チ処理の都度システムの電源を切断することなく、電源
を投入した状態でのパッチ処理が可能となる。従って、
サービスを中断させずに済むという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例におけるデータ処理システム
を示すシステム構成図である。

【図２】このデータ処理システムの下位装置におけるプ
ログラムメモリ部のメモリマップを示す説明図である。

【図３】パッチ書込コマンドのフォーマットを示す説明
図である。

【図４】プログラム書換コマンドのフォーマットを示す
説明図である。

【図５】従来のデータ処理システムを示すシステム構成
図である。

【符号の説明】

１１　　下位装置 １３　　マイクロプロセッサバス １４　　マイクロプロセッサ １５　　プログラムメモリ部 １６　　ＲＯＭ １８　　ＤＭＡコントローラ ２１　　上位装置 ２２　　プロセッサバス ２３　　上位プロセッサ ２４　　メインメモリ ３２　　端末 ３５　　ＲＡＭ ３７　　プログラムエリア ３８　　プログラムコピーエリア ３９　　パッチエリア

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　システムの動作内容を記述した変更前
   のプログラムを記憶する読出専用メモリと、この読出専
   用メモリの内容と同一のプログラムをシステム動作実行
   時の実行対象プログラムとして記憶する第１の書換可能
   メモリと、この読出専用メモリ内のプログラムについて
   の変更すべき内容を記憶する第２の書換可能メモリと、
   前記第１の書換可能メモリ内のプログラム変更箇所に前
   記第２の書換可能メモリの内容を実行すべき旨の命令を
   書き込む書込手段とを具備することを特徴とするデータ
   処理システム。
2. 【請求項２】　　システムの動作内容を記述したプログ
   ラムを格納するリード・オンリ・メモリと、このリード
   ・オンリ・メモリの内容を複写するための第１の領域と
   、前記プログラムのうちの変更箇所についての変更内容
   を格納するための第２の領域とを有するランダム・アク
   セス・メモリと、このリード・オンリ・メモリの第２の
   領域に、前記プログラムの変更内容を示すパッチ情報を
   書き込むパッチ情報書込手段と、このランダム・アクセ
   ス・メモリの第１の領域に格納されたプログラム中の前
   記変更箇所の先頭アドレスに、前記第２の領域へのジャ
   ンプ命令を書き込むジャンプ命令書込手段と、前記ラン
   ダム・アクセス・メモリの第１の領域に格納されたプロ
   グラムを実行するマイクロプロセッサとを具備すること
   を特徴とするデータ処理システム。
3. 【請求項３】　　前記リード・オンリ・メモリの第２の
   領域に書き込むべきパッチ情報や前記第１の領域の変更
   箇所の先頭アドレス等のパッチ処理に必要な情報を上位
   装置から供給することを特徴とする請求項２記載のデー
   タ処理システム。