JPH05233319A - レジスタ退避方式 - Google Patents

Abstract

(57)【要約】 【構成】レジスタの更新時、マイクロプログラム実行部
２はレジスタグループ３とバッファ６とにレジスタ更新
データを出力し、マスク保持部４にマスクパターンを出
力し、バッファ制御部５にレジスタ更新制御情報を送出
する。バッファ制御部５は、マスクパターンを読込みバ
ッファ６をフォーマットし、格納場所のアドレスとレジ
スタ更新指示とをバッファ６に通知して更新対象の格納
場所の更新を行う。情報処理装置１４に割込みが発生し
た場合、割込み制御部１が割込みを受付け、マイクロプ
ログラム実行部２に実行開始を指示する。マイクロプロ
グラム実行部２は、マイクロプログラムの実行を開始
し、バッファ制御部５へＤＭＡ転送の起動を送出する。
バッファ制御部５は、ＤＭＡ転送の制御をバッファ６に
伝達する。バッファ６では、メモリ７へのＤＭＡ転送を
行う。 【効果】マイクロプログラムを簡略化でき、レジスタ退
避の処理時間を短縮することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、割込み処理を行うこと
が可能な情報処理装置のレジスタ退避方式に関し、特に
割込み処理に先だって行われるレジスタ退避方式に関す
る。レジスタ退避方式に関する。

【０００２】

【従来の技術】従来、この種のレジスタ退避方式は、マ
スクパターンをリードすることにより、どのレジスタを
退避するかを決定していた。

【０００３】次に、従来例について図面を参照して説明
する。

【０００４】図１０は、従来の一例を示す情報処理装置
のブロック図である。

【０００５】図１０に示す従来のレジスタ退避方式の情
報処理装置１４ｂは、情報処理装置１４ｂに割込みが発
生した場合にレジスタ退避の処理を含む割込み処理のマ
イクロプログラムのアドレスを通知して同時にマイクロ
プログラムの実行開始を指示する割込み制御部１ｂと、
あらかじめ割込みアドレスと対応したマイクロプログラ
ムを格納して割込み制御部１ｂの出力したアドレスを通
知されると対応したマイクロプログラムを出力するマイ
クロプログラム格納部１５と、割込み制御部１ｂの出力
した割込みアドレスをマイクロプログラム格納部１５へ
伝達するアドレス線１６と、複数のレジスタから構成さ
れるレジスタグループ３と、レジスタグループ３のデー
タが退避させられるメモリ７と、レジスタグループ３の
どのレジスタがメモリ７に退避するかを示すマスクパタ
ーンをあらかじめ格納しているマスク保持部４と、レジ
スタグループ３とメモリ７間のデータを伝達するデータ
線１７と、マイクロプログラム格納部１５からのマイク
ロプログラムを割込み制御部１ｂからの実行開始指示に
より実行してマスク保持部４からのマスクパターンを１
ビットずつ読込みレジスタグループ３のどのレジスタデ
ータをメモリ７に退避させるか決定して退避させ次の割
込み処理のマスクパターンを作成してマスク保持部４に
格納するマイクロプログラム実行部２ｂと、マイクロプ
ログラム実行部２ｂからレジスタグループ３に退避の制
御を伝達する制御線１８と、マスク保持部４とマイクロ
プログラム実行部２ｂ間のマスクパターンを伝達するデ
ータ線１９と、割込み制御部１ｂからの実行開始指示を
マイクロプログラム実行部２ｂに伝達する制御線８と、
マイクロプログラム格納部１５からのマイクロプログラ
ムをマイクロプログラム実行部２ｂに伝達するデータ線
２０とを含んで構成される。

【０００６】図１１は、マスクパターンの一例を示す説
明図である。

【０００７】図１１に示すマスクパターンは、Ａレジス
タに対応するパターンビット４１ａと、Ｂレジスタに対
応するパターンビット４１ｂと、Ｃレジスタに対応する
パターンビット４１ｃと、Ｄレジスタに対応するパター
ンビット４１ｄと、Ｅレジスタに対応するパターンビッ
ト４１ｅと、Ｆレジスタに対応するパターンビット４１
ｆとから構成されている。

【０００８】次に、従来例について図面を参照して説明
する。図１２は、従来例の動作を説明する流れ図であ
る。

【０００９】情報処理装置１４ｂに割込みが発生した場
合、ステップＳ１１において割込み制御部１ｂが割込み
を受付ける。ステップＳ１２において、割込み制御部１
ｂはアドレス線１６を介し、マイクロプログラム格納部
１５に割込みアドレスを伝達する。同時に、制御線８を
介してマイクロプログラム実行部２ｂへマイクロプログ
ラムの実行開始を指示する。ステップＳ１３において、
マイクロプログラム実行部２ｂはマイクロプログラム格
納部１５からデータ線２０を介して送られてくるマイク
ロプログラムを実行開始指示により実行する。それによ
り、制御線１８を介してソフトウェア命令によって書換
えられるレジスタグループ３をデータ線１７を介してメ
モリ７へ退避する処理を行う。その際、マイクロプログ
ラム実行部２ｂはマスク保持部４からデータ線１９を介
し、図１１に示すマスクパターンを１パターンビットず
つリードする。パターンビット４１ａ〜４１ｄ，４１ｆ
は「１」なので退避を行う。パターンビット４１ｅは、
「０」なので退避は行われない。これらにより、レジス
タグループ３のどのアドレスのデータをメモリ７に退避
するかが決定される。

【００１０】なお、従来例でマスクパターンは、「Ａレ
ジスタ」〜「Ｆレジスタ」の順で６ビットだが、情報処
理装置１４ｂの有するレジスタ数や実行されるソフトウ
ェアの内容により、レジスタの順番および数は変更され
る。

【００１１】

【発明が解決しようとする課題】上述した従来のレジス
タ退避方式は、マスクパターンを１ビットずつ参照して
レジスタグループ３から対応するレジスタを１レジスタ
ごとにメモリ７へ退避させているので、マイクロプログ
ラムが複雑になり、またレジスタ退避の処理時間が長く
なるという問題点がある。

【００１２】

【課題を解決するための手段】本発明のレジスタ退避方
式は、発生した割込み処理を受付け走行レベルが変化す
るときレジスタ退避のマイクロプログラムの実行開始を
通知する割込み制御部と、複数のレジスタから構成され
るレジスタグループと、前記レジスタグループのどのレ
ジスタを退避するかを決定するマスクパターンを保持す
るマスク保持部と、退避する前記レジスタのデータを格
納するバッファと、前記バッファ中のレジスタの情報を
格納するメモリと、ソフトウェア命令によるレジスタ更
新時にレジスタ更新データを前記レジスタグループと前
記バッファとに出力してまた前記マスクパターンを前記
マスク保持部に出力して同時にレジスタ更新の制御情報
を出力してまた前記レジスタ退避のマイクロプログラム
の実行開始の通知によりＤＭＡ転送の起動を通知するマ
イクロプログラム実行部と、前記マイクロプログラム実
行部からのレジスタ更新の制御情報の入力により前記マ
スク保持部に保持されたマスクパターンに対応して前記
バッファ中の情報の格納場所を確保して更新されるレジ
スタ更新の指示とを前記バッファに通知してまた前記マ
イクロプログラム実行部からのＤＭＡ転送の起動により
ＤＭＡ転送の制御を前記バッファに送出するバッファ制
御部とを有している。

【００１３】

【実施例】本発明について図面を参照して説明する。図
１は、本発明の一実施例のブロック図である。本発明の
レジスタ退避方式の情報処理装置１４ａは、発生した割
込み処理を受付け走行レベルが変化するときレジスタ退
避のマイクロプログラムの実行開始（以後、退避開始と
記す）を通知する割込み制御部１と、複数のレジスタか
ら構成されるレジスタグループ３と、レジスタグループ
３のどのレジスタを退避するかを決定するマスクパター
ンを保持するマスク保持部４と、退避するレジスタのデ
ータを格納するバッファ６と、バッファ６中のレジスタ
の情報を格納するメモリ７と、レジスタ更新時にマスク
保持部４に保持されたマスクパターンに対応してバッフ
ァ６中の情報の格納場所を確保（以後、フォーマットと
記す）して割込みが発生して走行レベルが変化したとき
バッファ６からメモリ７へのＤＭＡ転送を制御するバッ
ファ制御部５と、ソフトウェア命令によるレジスタ更新
時にレジスタ更新データをレジスタグループ３とバッフ
ァ６とに出力してまたマスクパターンをマスク保持部４
に出力して同時にレジスタ更新の制御情報を出力してま
たレジスタ退避のマイクロプログラムの実行開始の通知
によりＤＭＡ転送の起動を通知するマイクロプログラム
実行部２と、退避開始をマイクロプログラム実行部２に
伝達する制御線８と、マスク保持部４からのマスクパタ
ーンをバッファ制御部５に伝達するデータ線１１と、マ
イクロプログラム実行部２からのレジスタ更新データを
レジスタグループ３とバッファ６とに伝達するデータ線
９と、マイクロプログラム実行部２からのマスクパター
ンをマスク保持部４に伝達するデータ線７０と、マイク
ロプログラム実行部２からバッファ制御部５への制御を
伝達する制御線１０と、バッファ制御部５からの制御を
バッファ６に伝達する制御線１２と、バッファ６からの
レジスタの情報をメモリ７に伝達するデータ線１３とを
含んで構成されている。

【００１４】図２は図１に示すマスク保持部が保持する
マスクパターンの第１の例を示すパターンレイアウト図
である。マスクパターンは、パターンビット４１ａ，４
１ｄが「０」、パターンビット４１ｂ，４１ｃ，４１
ｅ，４１ｆが「１」となっている。

【００１５】図３は図１に示すバッファに図２のマスク
パターンに対応して確保したレジスタエリアの格納レイ
アウト図である。レジスタエリアは、Ｂレジスタのデー
タを格納するレジスタエリア６０ａと、Ｃレジスタのデ
ータを格納するレジスタエリア６０ｂと、Ｅレジスタの
データを格納するレジスタエリア６０ｃと、Ｆレジスタ
のデータを格納するレジスタエリア６０ｄと、使用され
ないレジスタエリア６０ｅと６０ｆとから構成されてい
る。

【００１６】図４はマスクパターンの第２の例を示すパ
ターンレイアウト図である。マスクパターンは、パター
ンビット４２ｅが「０」、パターンビット４２ａ〜４２
ｄ，４２ｆが「１」となっている。

【００１７】図５は図１に示すバッファに図４のマスク
パターンに対応して確保したレジスタエリアの格納レイ
アウト図である。レジスタエリアは、Ａレジスタのデー
タを格納するレジスタエリア６０ａと、Ｂレジスタのデ
ータを格納するレジスタエリア６０ｂと、Ｃレジスタの
データを格納するレジスタエリア６０ｃと、Ｄレジスタ
のデータを格納するレジスタエリア６０ｄと、Ｆレジス
タのデータを格納するレジスタエリア６１ｅと、使用さ
れないレジスタエリア６０ｆとから構成されている。

【００１８】図６は、図１に示すマイクロプログラム実
行部の機能を示すブロック図である。マイクロプログラ
ム実行部２は、マスクパターンをデータ線７０を介して
出力するマスクパターン出力部２１と、レジスタ更新デ
ータをデータ線９を介して出力するレジスタ更新データ
出力部２２と、レジスタ更新に関しての制御情報（以
後、レジスタ更新制御情報と記す）を制御線１０を介し
て出力するレジスタ更新制御部２３と、制御線８を介し
て退避開始を指示されると制御線１０を介してＤＭＡ転
送の起動を通知する起動通知部２４とから構成されてい
る。

【００１９】図７は、図１に示すバッファ制御部の機能
を示すブロック図である。バッファ制御部５は、制御線
１０を介してレジスタ更新制御情報が入力した場合にデ
ータ線１１を介してマスクパターンを読込みバッファ６
をフォーマットするフォーマット部５１と、フォーマッ
ト部５１の結果レジスタ更新時に更新されるレジスタに
対応するバッファ６の格納場所のアドレスとレジスタの
更新の指示とを制御線１２を介して通知するレジスタ更
新通知部５２と、制御線１０を介してＤＭＡ転送の起動
が通知されたならバッファ６からメモリ７へのＤＭＡ転
送の制御を制御線１２を介して行うＤＭＡ制御部５３と
から構成されている。

【００２０】次に、本発明の動作に関して図１〜図９を
参照して説明する。図８は、本発明のレジスタの更新処
理の動作を説明する流れ図、図９は本発明のレジスタの
退避処理の動作を説明する流れ図である。割込み処理が
発生するまでは、レジスタグループ３はソフトウェア命
令により読み書きがされる。ステップＳ１において、ソ
フトウェア命令によるレジスタグループ３への更新が行
われた時、マスクパターン出力部２１はデータ線７０に
マスクパターンを出力する。レジスタ更新データ出力部
２２は、データ線９へレジスタ更新データを送出する。
レジスタ更新制御部２３は、制御線１０へレジスタ更新
制御情報を送出する。ステップＳ２において、レジスタ
更新制御情報を受けてフォーマット部５１は、バッファ
６をデータ線１１を介して伝達される図２に示す第１の
例のマスクパターンから図３に示すレジスタエリア６０
ａに「Ｂレジスタ」、レジスタエリア６０ｂに「Ｃレジ
スタ」、レジスタエリア６０ｃに「Ｅレジスタ」、レジ
スタエリア６０ｄに「Ｆレジスタ」のデータが退避され
る。退避しない「Ａレジスタ」と「Ｄレジスタ」とに対
応するレジスタエリアの分は詰られ、そのためレジスタ
エリア６０ｅ，６０ｆは使用されない。ステップＳ３に
おいて、レジスタ更新通知部５２はフォーマット部５１
のフォーマットからバッファ６の格納場所のアドレスと
レジスタ更新の指示とを制御線１２を介して通知する。
ステップＳ４において、バッファ６はデータ線９を介し
て伝達されてくるレジスタ更新データと制御線１２を介
して伝達されてくるアドレスとレジスタ更新の指示とに
より更新対象の格納場所の更新を行う。

【００２１】ステップＳ２において、図４に示す第２の
例のマスクパターンの場合は、図５に示すレジスタエリ
ア６０ａに「Ａレジスタ」、レジスタエリア６０ｂに
「Ｂレジスタ」、レジスタエリア６０ｃに「Ｃレジス
タ」、レジスタエリア６０ｄに「Ｄレジスタ」、レジス
タエリア６０ｅに「Ｆレジスタ」のデータが退避され
る。退避しない「Ｅレジスタ」に対応するレジスタエリ
アの分は詰られ、そのためレジスタエリア６０ｆは使用
されない。

【００２２】情報処理装置１４に割込みが発生して走行
レベルが変化する場合、ステップＳ５において割込み制
御部１はその割込みを受付け、ステップＳ６において制
御線８を介してレジスタ退避のマイクロプログラムの実
行開始を指示する。ステップＳ７において、マイクロプ
ログラム実行部２は、レジスタ退避のマイクロプログラ
ムの実行指示により、起動通知部２４がバッファ６から
メモリ７へのＤＭＡ転送を行うためのマイクロプログラ
ムの実行を開始する。かつ、制御線１０を使用してＤＭ
Ａ転送の転送の起動を送出する。ステップＳ８におい
て、バッファ制御部５は制御線１０からのＤＭＡ転送の
起動指示により、ＤＭＡ制御部５３が制御線１２を介し
てＤＭＡ転送の制御をバッファ６に伝達する。ステップ
Ｓ９において、バッファ６ではデータ線１３を介してメ
モリ７へのＤＭＡ転送を行う。これにより、割込みが発
生して走行レベルが変化する場合のレジスタの退避が完
了する。

【００２３】なお、図示していないが、レジスタグルー
プ３とメモリ７との間には、レジスタ復帰用のデータ線
が存在する。

【００２４】

【発明の効果】以上説明したように本発明は、マスクパ
ターンに応じてバッファ制御部がレジスタのデータの格
納場所をバッファに予じめ用意してマイクロプログラム
実行部の指示により退避されてきたレジスタのデータを
バッファが選択して格納することにより、レジスタ退避
に関するマイクロプログラムを簡略化できる。

【００２５】また、バッファからメモリへＤＭＡ転送を
利用することによりレジスタ退避の処理時間を短縮する
ことができる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】図１に示すマスク保持部が保持するマスクパタ
ーンの第１の例を示すパターンレイアウト図である。

【図３】図１に示すバッファに図２のマスクパターンに
対応して確保したレジスタエリアの格納レイアウト図で
ある。

【図４】図１に示すマスク保持部が保持するマスクパタ
ーンの第２の例を示すパターンレイアウト図である。

【図５】図１に示すバッファに図４のマスクパターンに
対応して確保したレジスタエリアの格納レイアウト図で
ある。

【図６】図１に示すマイクロプログラム実行部の機能を
示すブロック図である。

【図７】図１に示すバッファ制御部の機能を示すブロッ
ク図である。

【図８】本発明のレジスタの更新処理の動作を説明する
流れ図である。

【図９】本発明のレジスタの退避処理の動作を説明する
流れ図である。

【図１０】従来の一例を示す情報処理装置のブロック図
である。

【図１１】マスクパターンの一例を示す説明図である。

【図１２】従来例の動作を説明する流れ図である。

【符号の説明】

１ 割込み制御部 ２ マイクロプログラム実行部 ３ レジスタグループ ４ マスク保持部 ５ バッファ制御部 ６ バッファ ７ メモリ ８，１０，１２ 制御線 ９，１１，１３，７０ データ線 １４ａ 情報処理装置 ２１ マスクパターン出力部 ２２ レジスタ更新データ出力部 ２３ レジスタ更新制御部 ２４ 起動通知部 ４１ａ〜４１ｆ，４２ａ〜４２ｆ パターンビット ５１ フォーマット部 ５２ レジスタ更新通知部 ５３ ＤＭＡ制御部 ６０ａ〜６０ｆ，６０ａ〜６０ｆ レジスタエリア

Claims (3)

【特許請求の範囲】
1. 【請求項１】 発生した割込み処理を受付け走行レベル
   が変化するときレジスタ退避のマイクロプログラムの実
   行開始を通知する割込み制御部と、 複数のレジスタから構成されるレジスタグループと、 前記レジスタグループのどのレジスタを退避するかを決
   定するマスクパターンを保持するマスク保持部と、 退避する前記レジスタのデータを格納するバッファと、 前記バッファ中のレジスタの情報を格納するメモリと、 ソフトウェア命令によるレジスタ更新時にレジスタ更新
   データを前記レジスタグループと前記バッファとに出力
   してまた前記マスクパターンを前記マスク保持部に出力
   して同時にレジスタ更新の制御情報を出力してまた前記
   レジスタ退避のマイクロプログラムの実行開始の通知に
   よりＤＭＡ転送の起動を通知するマイクロプログラム実
   行部と、 前記マイクロプログラム実行部からのレジスタ更新の制
   御情報の入力により前記マスク保持部に保持されたマス
   クパターンに対応して前記バッファ中の情報の格納場所
   を確保して更新されるレジスタ更新の指示とを前記バッ
   ファに通知してまた前記マイクロプログラム実行部から
   のＤＭＡ転送の起動によりＤＭＡ転送の制御を前記バッ
   ファに送出するバッファ制御部とを有することを特徴と
   するレジスタ退避方式。
2. 【請求項２】 前記マイクロプログラム実行部は、前記
   マスクパターンを前記マスク保持部に出力するマスクパ
   ターン出力部と、前記レジスタ更新データを前記レジス
   タグループとバッファとに出力するレジスタ更新データ
   出力部と、前記レジスタ更新の制御情報を前記バッファ
   制御部に出力するレジスタ更新制御部と、前記レジスタ
   退避のマイクロプログラムの実行開始の通知で前記バッ
   ファ制御部にＤＭＡ転送の起動を通知する起動通知部と
   を含むことを特徴とする請求項１記載のレジスタ退避方
   式。
3. 【請求項３】 前記バッファ制御部は、前記レジスタ更
   新の制御情報とマスクパターンとから前記バッファ中の
   情報の格納場所を確保するフォーマット部と、前記フオ
   ーマット部により確保された格納場所により更新される
   レジスタに対応する前記バッファ中の情報の格納場所で
   のアドレスとレジスタ更新の指示とを前記バッファに通
   知するレジスタ更新通知部と、前記ＤＭＡの転送の起動
   指示により前記ＤＭＡ転送の制御を前記バッファに送出
   するＤＭＡ制御部とを含むことを特徴とする請求項２記
   載のレジスタ退避方式。