JPH05204631A - レジスタ復帰方式 - Google Patents

Abstract

(57)【要約】 【構成】割込み処理が発生した場合、情報処理装置１ａ
によりレジスタグループ４のデータがメモリ９に退避処
理され、スクラッチパッドメモリ７の格納アドレステー
ブルを更新する。この後、再び割り込みが発生して走行
レベルが以前のレベルに変化する場合、割込み制御部２
ａが実行開始の指示と走行レベルとマスクパターンとを
出力する。マイクロプログラム実行部３ａは、マスクレ
ジスタ５ａからマスクパターンとレベルレジスタ６から
走行レベルとを読込む。スクラッチパッドメモリ７は、
格納している格納アドレステーブルを走行レベルで検索
し、アドレスを検出し、そのアドレスでマイクロプログ
ラム格納部８ａに予じめ格納されているレジスタを復帰
させるマイクロプログラムを読出して実行する。 【効果】レジスタ復帰に関するマイクロプログラムを簡
略化でき、またレジスタ復帰の処理時間を短縮できる

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、割込み処理を行うこと
が可能な情報処理装置において割込み処理が発生した場
合、割込み処理の最後に行われるレジスタ復帰方式に関
する。

【０００２】

【従来の技術】従来のレジスタ復帰方式は、マスクパタ
ーンをリードすることにより、どのレジスタへ復帰する
かを決定していた。

【０００３】次に、従来例について図面を参照して説明
する。

【０００４】図８は、従来の一例を示す情報処理装置の
ブロック図、図９は図８で使用されるマスクパターンの
説明図である。

【０００５】図８に示す従来のレジスタ復帰方式の情報
処理装置１ｂは、図９に示すような割込み処理後のレジ
スタ復帰に必要なマスクパターンＡ４０ａをあらかじめ
格納しているマスクレジスタ５ｂと、情報処理装置１ｂ
に割込み処理が発生した場合にレジスタ復帰の処理を含
むマイクロプログラムのアドレスの通知とマイクロプロ
グラムの実行開始の指示とを行い同時に次のレジスタ復
帰時のマスクパターンを作成してマスクレジスタ５ｂを
更新する割込み制御部２ｂと、割込み制御部２ｂからマ
スクレジスタ５ｂへマスクパターンを伝達するデータ線
１９と、あらかじめマイクロプログラムを格納して割込
み制御部２ｂの出力したアドレスを通知されるとマイク
ロプログラムを出力するマイクロプログラム格納部８ｂ
と、割込み制御部２ｂの出力したアドレスをマイクロプ
ログラム格納部８ｂへ伝達するアドレス線１０と、複数
のレジスタから構成されるレジスタグループ４と、レジ
スタグループ４のデータが退避するメモリ９と、レジス
タグループ４とメモリ９間とのデータを伝達するデータ
線１８と、マイクロプログラム格納部８ｂからのマイク
ロプログラムを割込み制御部２ｂからの実行開始指示に
より実行してマスクレジスタ５ｂからのマスクパターン
を１ビットずつ読込みメモリ９に退避されているレジス
タのデータをレジスタグループ４のどのレジスタへ復帰
するか決定して復帰させるマイクロプログラム実行部３
ｂと、マイクロプログラム実行部３ｂからレジスタグル
ープ４，メモリ９に復帰の制御を伝達する制御線１６
と、マスクレジスタ５ｂとマイクロプログラム実行部３
ｂ間のマスクパターンを伝達するデータ線１４と、割込
み制御部２ｂからの実行開始指示をマイクロプログラム
実行部３ｂに伝達する制御線１２と、マイクロプログラ
ム格納部８ｂからのマイクロプログラムをマイクロプロ
グラム実行部３ｂに伝達するデータ線１７とを含んで構
成される。

【０００６】次に、従来例の動作に関し、図８，９を参
照して説明する。

【０００７】ある走行レベルでソフトウェアが走行する
情報処理装置１ｂに割込み処理が発生した場合、レジス
タグループ４のデータがデータ線１８を介してメモリ９
に退避され、割込み制御部２ｂが割込み処理を受付け
る。割込みが発生すると割込み制御部２ｂは、アドレス
線１０を介してマイクロプログラム格納部８ｂにアドレ
スを伝達する。同時に、制御線１２を介してマイクロプ
ログラム実行部３ｂへマイクロプログラムの実行開始を
指示し、マスクレジスタ５ｂにデータ線１９を介して次
のレジスタ復帰時のマスクレジスタを格納する。マイク
ロプログラム実行部３ｂは、マイクロプログラム格納部
８ｂからデータ線１７を介して送られてくるマイクロプ
ログラムを実行開始指示により実行する。それにより、
制御線１６を介してメモリ９に退避されていたレジスタ
のデータをデータ線１８を介してレジスタグループ４へ
復帰させる。その際、マイクロプログラム実行部３ｂ
は、マスクレジスタ５ｂからデータ線１４を介し、マス
クパターンＡ４０ａを１ビットずつリードする。Ａレジ
スタの復帰指示ビットは、「０」なので復帰は行われな
い。Ｂレジスタの復帰指示ビットは、「１」なので復帰
を行う。このように、各復帰指示ビットごとにレジスタ
が復帰するか否かの処理をＡレジスタからＦレジスタの
復帰指示ビットまで行う。これらにより、メモリ９に退
避されているＢ，Ｃ，Ｅレジスタのデータの復帰が決定
される。

【０００８】なお、本従来例でマスクパターンは、「Ａ
レジスタ」，「Ｂレジスタ」，「Ｃレジスタ」の順で
「Ｆレジスタ」までの６ビットだが、情報処理装置１ｂ
で実行されるソフトウェアの内容またはレジスタ数によ
り、レジスタの順番および数は変更される。

【０００９】また、マスクパターンも使用するソフトウ
ェアにより変更される。

【００１０】

【発明が解決しようとする課題】上述した従来のレジス
タ復帰方式は、マスクパターンＡ４０ａを１ビットずつ
参照して対応するレジスタデータを各レジスタへ復帰さ
せているので、マイクロプログラムが複雑になり、また
レジスタ復帰の処理時間が長くなるという問題点があ
る。

【００１１】

【課題を解決するための手段】本発明のレジスタ復帰方
式は、複数のレジスタから構成され割込み処理が発生す
ると前記レジスタのデータを退避してレジスタ復帰の制
御により前記データの復帰を行うレジスタグループと、
前記割込み処理が発生すると前記レジスタグループのデ
ータを格納して前記レジスタ復帰の制御により前記デー
タを前記レジスタグループに復帰させるメモリと、前記
割込み処理後に走行するソフトウェアに必要な前記レジ
スタを復帰させる処理を含みオペレーションシステムの
タスクの優先順位である走行レベルに対応する前記ソフ
トウェアに必要なレジスタを規定するマスクパターンを
予測してそれに対応して最適化された最適化マイクロプ
ログラムと前記格納アドレスとを対応させて予め格納す
るマイクロプログラム格納部と、前記割込み処理が発生
した場合に前記最適化マイクロプログラムの実行開始の
指示，割込み処理後に走行すべき前記走行レベル，前記
実行開始指示される最適化マイクロプログラムに対応し
たマスクパターンを出力する割込み制御部と、前記割込
み制御部から出力されたマスクパターンを保持するマス
クレジスタと、前記割込み制御部から出力された走行レ
ベルを保持するレベルレジスタと、前記走行レベルと前
記マイクロプログラム格納部の格納アドレスとを対応さ
せて格納する格納アドレステーブルを格納して前記走行
レベルの入力により検索して対応する前記格納アドレス
を出力するスクラッチパッドメモリと、前記割込み制御
部からの前記最適化マイクロプログラムの実行開始の指
示を受取り前記マスクレジスタからのマスクパターンと
前記レベルレジスタからの走行レベルとを読込み前記レ
ジスタグループのデータが退避されていなければ前記メ
モリにレジスタの退避を行い前記マイクロプログラム格
納部を前記マスクパターンで検索して対応するアドレス
を検出して前記走行レベルとアドレスとを前記アドレス
テーブルに対応させて格納してまた前記レジスタグルー
プのデータが退避されていれば前記格納アドレステーブ
ルを検索して読込んだ前記走行レベルが対応しなければ
前記マイクロプログラム格納部を前記マスクパターンで
検索して対応するアドレスを検出して前記走行レベルと
アドレスとで前記アドレステーブルに対応させて格納し
てまた前記格納アドレステーブルを検索して読込んだ前
記走行レベルが対応していれば対応させて格納したアド
レスを検出して前記マイクロプログラム格納部に出力し
て前記マイクロプログラム格納部から出力されてきた最
適化マイクロプログラムを実行して前記レジスタ復帰の
制御を行うマイクロプログラム実行部とを有している。

【００１２】

【実施例】本発明について図面を参照して説明する。図
１は本発明の一実施例のブロック図である。本発明の情
報処理装置１ａは、使用されると予想されるマスクパタ
ーンに対応して最適化された最適化マイクロプログラム
を予め格納しているマイクロプログラム格納部８ａと、
以前の走行レベルに変化する割込み処理が発生すると割
込み処理後に走行するソフトウェアの走行レベルと割込
み処理後のレジスタ復帰に必要なマスクパターンと最適
化マイクロプログラムの実行開始の指示とを出力する割
込み制御部２ａと、マスクパターンを格納するマスクレ
ジスタ５ａと、割込み制御部２ａからマスクレジスタ５
ａへマスクパターンを伝達するデータ線１９と、割込み
制御部２ａが出力した走行レベルを格納するレベルレジ
スタ６と、走行レベルと最適化マイクロプログラムの格
納アドレスとを格納する格納アドレステーブルを格納す
るスクラッチパッドメモリ７と、割込み制御部２ａから
出力された走行レベルをレベルレジスタ６とスクラッチ
パッドメモリ７とに伝達する制御線１１と、割込み制御
部２ａからの実行開始の指示により格納アドレステーブ
ルの作成，検索，更新およびマイクロプログラムを実行
するマイクロプログラム実行部３ａと、マスクレジスタ
５ａからのマスクパターンをマイクロプログラム実行部
３ａに伝達するデータ線１４と、レベルレジスタ６から
の走行レベルをマイクロプログラム実行部３ａに伝達す
るデータ線１５と、割込み制御部２ａからの指示をマイ
クロプログラム実行部３ａへ伝達する制御線１２と、マ
イクロプログラム実行部３ａ，スクラッチパッドメモリ
７間のデータを伝達するデータ線１３と、マイクロプロ
グラム実行部３ａからスクラッチパッドメモリ７への制
御を伝達する制御線２１と、マイクロプログラム格納部
８ａにスクラッチパッドメモリ７からのマイクロプログ
ラムの格納アドレスを伝達するアドレス線１０と、マイ
クロプログラム格納部８ａから出力されたマイクロプロ
グラムをマイクロプログラム実行部３ａに伝達するデー
タ線１７と、マイクロプログラム格納部８ａにマイクロ
プログラム実行部３ａの制御を伝達する制御線２０と、
レジスタのデータを退避するメモリ９と、マイクロプロ
グラム実行部３ａからのレジスタ復帰の制御とメモリ９
からのレジスタのデータとにより復帰を行うレジスタグ
ループ４と、マイクロプログラム実行部３ａが出力する
レジスタ復帰の制御をレジスタグループ４とメモリ９と
に伝達する制御線１６と、レジスタグループ４，メモリ
９間のレジスタのデータを伝達するデータ線１８とを含
んで構成されている。

【００１３】図２は、図１に示す割込み制御部の機能を
示すブロック図である。割込み制御部２ａは、最適化マ
イクロプログラムの実行開始の指示を制御線１２に出力
する開始部１１１と、走行レベルを制御線１１に出力す
る走行レベル通知部１１２と、マスクパターンをデータ
線１９に出力するマスクパターン通知部１１３とから構
成されている。

【００１４】図３は、図１に示すマイクロプログラム実
行部の機能を示すブロック図である。マイクロプログラ
ム実行部３ａは、データ線１７で伝達されてくる最適化
マイクロプログラムを制御線１２で伝達されてくる実行
開始の指示で実行して制御線１６を介してレジスタ復帰
の制御を行う復帰制御部１１４と、制御線１２で伝達さ
れてくる実行開始の指示とデータ線１４で伝達されてく
るマスクパターンとデータ線１５で伝達されてくる走行
レベルとからスクラッチパッドメモリ７に格納されてい
る格納アドレステーブルの検索，作成および更新を行う
テーブル情報通知部１１５とから構成されている。テー
ブル情報通知部１１５は、最適化マイクロプログラム群
６０を制御線２０を介してマスクパターンで検索して対
応する格納アドレスを検出しデータ線１７で読込むアド
レス検索部１１６と、アドレス検索部１１６が検出した
格納アドレスをデータ線１３でスクラッチパッドメモリ
７に出力して対応するアドレス格納部に格納するテーブ
ル作成部１１７と、制御線２１を介して走行レベルで格
納アドレステーブルを検索するアドレステーブル検索部
１１８とから構成されている。

【００１５】図４は、本発明で使用するマスクパターン
を示す説明図である。同図のマスクパターンは、Ｂ，
Ｃ，Ｅレジスタを復帰させるマスクパターンＡ４０ａ
と、Ａ，Ｄ，Ｆレジスタを復帰させるマスクパターンＢ
４０ｂと、Ｂ，Ｄ，Ｆレジスタを復帰させるマスクパタ
ーンＣ４０ｃとを示している。

【００１６】図５は、格納アドレステーブルを示す説明
図である。同図の格納アドレステーブル５０は、走行レ
ベル「０」（以後、「レベル０」と記す）が格納された
走行レベル格納部５２ａとスクラッチパッドメモリ７に
格納されたマスクパターンＢ用のマイクロプログラムの
アドレスＢ０番地が格納されたアドレス格納部５３ａと
から構成されたレベルアドレス部５１ａと、走行レベル
「１」（以後、「レベル１」と記す）が格納された走行
レベル格納部５２ｂとスクラッチパッドメモリ７に格納
されたマスクパターンＡ用のマイクロプログラムのアド
レスＡ０番地が格納されたアドレス格納部５３ｂとから
構成されたレベルアドレス部５１ｂと、走行レベル
「２」（以後、「レベル２」と記す）が格納された走行
レベル格納部５２ｃとスクラッチパッドメモリ７に格納
されたマスクパターンＣ用のマイクロプログラムのアド
レスＣ０番地が格納されたアドレス格納部５３ｃとから
構成されたレベルアドレス部５１ｃとから構成されてい
る。格納アドレステーブル５０の値は、テーブル作成部
１１７が割込み処理の発生により、新たに作成または更
新する。

【００１７】図６は、各マスクパターンに対応して格納
された最適化マイクロプログラム郡を示す説明図であ
る。最適化マイクロプログラム群６０は、アドレス６１
ａが「Ａ０番地」で「マスクパターンＡに対応し最適化
されたマイクロプログラム」である最適化マイクロプロ
グラム６２ａと、アドレス６１ｂが「Ｂ０番地」で「マ
スクパターンＢに対応し最適化されたマイクロプログラ
ム」である最適化マイクロプログラム６２ｂと、アドレ
ス６１ｃが「Ｃ０番地」で「マスクパターンＣに対応し
最適化されたマイクロプログラム」である最適化マイク
ロプログラム６２ｃとから構成されている。なお、走行
レベルは、割込み処理が発生しないと変化しない。

【００１８】次に、本発明の動作に関して、図１〜図７
を参照して説明する。図７は、本発明の動作を説明する
流れ図である。

【００１９】まず、マイクロプログラム格納部８ａに、
予じめ割込み制御部２ａから出力されると予測される全
てのマスクパターンに対応した複数の最適化マイクロプ
ログラムを格納しておく。

【００２０】ステップＳ１において、情報処理装置１ａ
で走行しているソフトウェアに割込み処理が発生したか
どうか検知する。発生したならばステップＳ２におい
て、開始部１１１が制御線１２を介し、復帰制御部１１
４とテーブル情報通知部１１５とへ、最適化マイクロプ
ログラムの実行開始の指示を出力する。同時に、走行レ
ベル通知部１１２が割込み処理後の走行レベルとして
「レベル０」を制御線１１を介し、レベルレジスタ６と
スクラッチパッドメモリ７とに出力する。また、マスク
パターン通知部１１３がデータ線１９を介し、「マスク
パターンＢ４０ｂ」をマスクレジスタ５ａに格納する。
ステップＳ３において、テーブル情報通知部１１５がレ
ベルレジスタ６からデータ線１５を介して「レベル０」
と、同じくマスクレジスタ５ａからデータ線１４を介し
て「マスクパターンＢ４０ｂ」とを読込む。ステップＳ
４において、情報処理装置１ａがレジスタが退避されて
いるかを判定するが、最初の割込みなので退避されてい
ない。ステップＳ５において、情報処理装置１ａがレジ
スタの退避処理を行う。ステップＳ６において、アドレ
ス検索部１１６が制御線２０を介し、最適化マイクロプ
ログラム群６０の最適化マイクロプログラム６２ｂを
「マスクパターンＢ」から検索し、そのアドレス６１ｂ
である「Ｂ０番地」をデータ線１７を介して検出する。
ステップＳ７において、テーブル作成部１１７が「レベ
ル０」を走行レベル格納部５２ａに格納し、「Ｂ０番
地」をアドレス格納部５３ａに新たに格納してレベルア
ドレス部５１ａを完成する。

【００２１】続けて割込み処理が発生する場合、ステッ
プＳ１を介してステップＳ２において、開始部１１１が
実行開始の指示を出力する。同時に、走行レベル通知部
１１２が「レベル１」をレベルレジスタ６とスクラッチ
パッドメモリ７とに出力する。レベルレジスタ６は、そ
の値で更新される。また、マスクパターン通知部１１３
が、「マスクパターンＡ４０ａ」を出力してマスクレジ
スタ５ａを更新する。ステップＳ３において、テーブル
情報通知部１１５がレベルレジスタ６から「レベル１」
と、同じくマスクレジスタ５ａから「マスクパターンＡ
４０ａ」とを読込む。ステップＳ４において、情報処理
装置１ａがレジスタが退避されているかを判定する。前
回の割込み処理で、レジスタグループ４のデータが退避
しているので、ステップＳ８においてアドレステーブル
検索部１１８が、読込んだ「レベル１」で格納アドレス
テーブル５０を検索する。格納アドレステーブル５０で
は、「レベル１」に対応するレベルアドレス部５１ｂが
作成されていないので、対応する走行レベルは存在しな
い。ステップＳ６において、アドレス検索部１１６が
「マスクパターンＡ」で最適化マイクロプログラム６２
ａを検索し、そのアドレス６１ａである「Ａ０番地」を
検出する。ステップＳ７において、テーブル作成部１１
７が「レベル１」を走行レベル格納部５２ｂに格納し、
「Ａ０番地」をアドレス格納部５３ｂに格納してレベル
アドレス部５１ｂを完成する。

【００２２】続けて割込み処理が発生する場合、ステッ
プＳ１を介してステップＳ２において、開始部１１１が
実行開始の指示を出力する。同時に、走行レベル通知部
１１２が「レベル２」をレベルレジスタ６とスクラッチ
パッドメモリ７とに出力する。レベルレジスタ６は、そ
の値で更新される。また、マスクパターン通知部１１３
が、「マスクパターンＣ４０ｃ」を出力してマスクレジ
スタ５ａを更新する。ステップＳ３において、テーブル
情報通知部１１５がレベルレジスタ６から「レベル２」
と、同じくマスクレジスタ５ａから「マスクパターンＣ
４０ｃ」とを読込む。ステップＳ４において、情報処理
装置１ａがレジスタが退避されているかを判定する。前
回の割込みでレジスタグループ４のデータは、退避して
いるので、ステップＳ８においてアドレステーブル検索
部１１８が、読込んだ「レベル２」で格納アドレステー
ブル５０を検索する。格納アドレステーブル５０では、
まだ「レベル２」に対応するレベルアドレス部５１ｃが
作成されていないので、対応する走行レベルは存在しな
い。ステップＳ６において、アドレス検索部１１６が
「マスクパターンＣ」で最適化マイクロプログラム６２
ｃを検索し、そのアドレス６１ｃである「Ｃ０番地」を
検出する。ステップＳ７において、テーブル作成部１１
７が「レベル２」を走行レベル格納部５２ｃに格納し、
「Ｃ０番地」をアドレス格納部５３ｃに格納してレベル
アドレス部５１ｃを完成する。

【００２３】再び、割込み処理が発生して走行レベルが
以前の走行レベルに変化する場合、ステップＳ１を介し
てステップＳ２において、開始部１１１が実行開始の指
示を出力する。同時に、走行レベル通知部１１２が「レ
ベル０」をレベルレジスタ６とスクラッチパッドメモリ
７とに出力する。レベルレジスタ６は、その値で更新さ
れる。また、マスクパターン通知部１１３が、「マスク
パターンＢ４０ｂ」を出力してマスクレジスタ５ａを更
新する。これらの走行レベルとマスクパターンとは、次
の割込み処理時の格納アドレステーブル５０の作成に使
用される。ステップＳ３において、テーブル情報通知部
１１５がレベルレジスタ６から「レベル０」と、同じく
マスクレジスタ５ａから「マスクパターンＢ４０ｂ」と
を読込む。ステップＳ４においてレジスタが退避されて
いるかの判定を行う。レジスタは退避しているので、ス
テップＳ８においてアドレステーブル検索部１１８が
「レベル０」で格納アドレステーブル５０を検索する。
「レベル０」が、レベルアドレス部５１ａの走行レベル
格納部５２ａに存在する。これにより、ステップＳ９に
おいて、スクラッチパッドメモリ７が格納アドレステー
ブル５０を「レベル０」で検索する。「レベル０」が格
納されている走行レベル格納部５２ａに対応するアドレ
ス格納部５３ａには、「Ｂ０番地」が格納されている。
スクラッチパッドメモリ７は、「Ｂ０番地」をアドレス
線１０に出力し、マイクロプログラム格納部８ａが「Ｂ
０番地」を受ける。ステップＳ１０において、マイクロ
プログラム格納部８ａが対応するアドレス６１ｂの最適
化マイクロプログラム６２ｂを検出する。マイクロプロ
グラム格納部８ａは、最適化マイクロプログラム６２ｂ
をデータ線１７を介し、マイクロプログラム実行部３ａ
に出力する。ステップＳ１１において、復帰制御部１１
４がその最適化マイクロプログラム６２ｂを実行する。
これにより、レジスタを復帰させる処理の制御をレジス
タグループ４およびメモリ９に対して行い、レジスタ
Ａ，Ｄ，Ｆが復帰される。

【００２４】なお、情報処理装置は有するレジスタの数
が異る場合があるので、その場合マスクパターンはそれ
に合わせてビット数が変更される。

【００２５】また、ソフトウェアにより復帰するレジス
タが異る場合があるので、その場合マスクパターンのパ
ターンがこれら図４以外にも存在する。

【００２６】

【発明の効果】以上説明したように本発明は、割込み処
理が発生してソフトウェアの走行レベルが変化したとき
のレジスタ退避処理の中で、予じめ格納してある最適化
マイクロプログラム群を参照して格納アドレステーブル
を作成し、こうしてレジスタ復帰の処理の中で格納アド
レステーブルから最適化マイクロプログラムを選択する
ことにより、レジスタ復帰に関するマイクロプログラム
を簡略化でき、また各マスクパターンに対応して最適化
されたマイクロプログラムを実行することによりレジス
タ復帰の処理時間を短縮できる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】図１に示す割込み制御部の機能を示すブロック
図である。

【図３】図１に示すマイクロプログラム実行部の機能を
示すブロック図である。

【図４】本発明で使用するマスクパターンの一例を示す
説明図である。

【図５】格納アドレステーブルを示す説明図である。

【図６】最適化マイクロプログラム群を示す説明図であ
る。

【図７】本発明の動作を説明する流れ図である。

【図８】従来の一例を示す情報処理装置のブロック図で
ある。

【図９】図８で使用されるマスクパターンの説明図であ
る。

【符号の説明】

１ａ 情報処理装置 ２ａ 割込み制御部 ３ａ マイクロプログラム実行部 ４ レジスタグループ ５ａ マスクレジスタ ６ レベルレジスタ ７ スクラッチパッドメモリ ８ａ マイクロプログラム格納部 ９ メモリ １０ アドレス線 １１，１２，１６，２０，２１ 制御線 １３，１４，１５，１７，１８，１９ データ線 ５０ 格納アドレステーブル ５１ａ，５１ｂ，５１ｃ レベルアドレス部 ５２ａ，５２ｂ，５２ｃ 走行レベル格納部 ５３ａ，５３ｂ，５３ｃ アドレス格納部 ６０ 最適化マイクロプログラム群 ６１ａ，６１ｂ，６１ｃ アドレス ６２ａ，６２ｂ，６２ｃ 最適化マイクロプログラム １１１ 開始部 １１２ 走行レベル通知部 １１３ マスクパターン通知部 １１４ 復帰制御部 １１５ テーブル情報通知部 １１６ アドレス検索部 １１７ テーブル作成部 １１８ アドレステーブル検索部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数のレジスタから構成され割込み処理
   が発生すると前記レジスタのデータを退避してレジスタ
   復帰の制御により前記データの復帰を行うレジスタグル
   ープと、 前記割込み処理が発生すると前記レジスタグループのデ
   ータを格納して前記レジスタ復帰の制御により前記デー
   タを前記レジスタグループに復帰させるメモリと、 前記割込み処理後に走行するソフトウェアに必要な前記
   レジスタを復帰させる処理を含みオペレーションシステ
   ムのタスクの優先順位である走行レベルに対応する前記
   ソフトウェアに必要なレジスタを規定するマスクパター
   ンを予測してそれに対応して最適化された最適化マイク
   ロプログラムと前記格納アドレスとを対応させて予め格
   納するマイクロプログラム格納部と、 前記割込み処理が発生した場合に前記最適化マイクロプ
   ログラムの実行開始の指示，割込み処理後に走行すべき
   前記走行レベル，前記実行開始指示される最適化マイク
   ロプログラムに対応したマスクパターンを出力する割込
   み制御部と、 前記割込み制御部から出力されたマスクパターンを保持
   するマスクレジスタと、 前記割込み制御部から出力された走行レベルを保持する
   レベルレジスタと、 前記走行レベルと前記マイクロプログラム格納部の格納
   アドレスとを対応させて格納する格納アドレステーブル
   を格納して前記走行レベルの入力により検索して対応す
   る前記格納アドレスを出力するスクラッチパッドメモリ
   と、 前記割込み制御部からの前記最適化マイクロプログラム
   の実行開始の指示を受取り前記マスクレジスタからのマ
   スクパターンと前記レベルレジスタからの走行レベルと
   を読込み前記レジスタグループのデータが退避されてい
   なければ前記メモリにレジスタの退避を行い前記マイク
   ロプログラム格納部を前記マスクパターンで検索して対
   応するアドレスを検出して前記走行レベルとアドレスと
   を前記アドレステーブルに対応させて格納してまた前記
   レジスタグループのデータが退避されていれば前記格納
   アドレステーブルを検索して読込んだ前記走行レベルが
   対応しなければ前記マイクロプログラム格納部を前記マ
   スクパターンで検索して対応するアドレスを検出して前
   記走行レベルとアドレスとで前記アドレステーブルに対
   応させて格納してまた前記格納アドレステーブルを検索
   して読込んだ前記走行レベルが対応していれば対応させ
   て格納したアドレスを検出して前記マイクロプログラム
   格納部に出力して前記マイクロプログラム格納部から出
   力されてきた最適化マイクロプログラムを実行して前記
   レジスタ復帰の制御を行うマイクロプログラム実行部と
   を含んでいることを特徴とするレジスタ復帰方式。
2. 【請求項２】 前記割込み制御部は、前記マイクロプロ
   グラムの実行開始の指示を出力する開始部と、前記走行
   レベルを出力する走行レベル通知部と、前記マスクパタ
   ーンを出力するマスクパターン通知部とを含んでいるこ
   とを特徴とする請求項１記載のレジスタ復帰方式。
3. 【請求項３】 前記マイクロプログラム実行部は、前記
   割込み制御部からの実行開始の指示により前記マイクロ
   プログラム格納部から出力されてくる最適化マイクロプ
   ログラムを実行してレジスタ復帰の制御を行う復帰制御
   部と、 前記最適化マイクロプログラムを前記マスクパターンで
   検索して対応する格納アドレスを検出するアドレス検索
   部と前記アドレス検索部が検出した格納アドレスを前記
   スクラッチパッドメモリに出力して対応する走行レベル
   の格納アドレステーブルに格納するテーブル作成部と前
   記格納アドレステーブルを前記走行レベルで検索して対
   応する前記格納アドレスを検出するアドレステーブル検
   索部とから構成されているテーブル情報通知部とを含む
   ことを特徴とする請求項１または２記載のレジスタ復帰
   方式。