JPH04306802A - 積層型バリスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電圧非直線抵抗体とし
て機能する積層型バリスタ，及びその製造方法に関し、
特に内部電極と半導体セラミックス層との界面で電圧非
直線特性を得るようにした場合の、上記半導体セラミッ
クス層の絶縁性を高めて漏れ電流を低減できるようにし
た構造及び製造方法に関する。

【０００２】

【従来の技術】一般に、印加電圧に応じて抵抗値が非直
線的に変化する電圧非直線抵抗体（以下、バリスタと称
す）は、サージ吸収素子，電圧安定化素子として広く採
用されている。このようなバリスタの電気的特性は、Ｉ
／ｉ＝（Ｖ／Ｖｉ　）ａ　で表される。 上記Ｉは素子に流れる電流，Ｖは印加電圧，Ｖｉ　は素
子にｉＡの電流が流れたときの端子間電圧で、通常１ｍ
Ａの値をとりバリスタ電圧Ｖ１ｍＡと称されている。ま
た、上記ａは電圧非直線係数であり、バリスタを電気回
路に組み込んだ際に電圧がいかに制御されるかを示すも
ので、このａ値が大きいほど電圧制御に優れている。ま
た、近年の通信機等に採用される電子機器の分野におい
ては、小型化，ＩＣ化，集積化が急速に進んでおり、こ
れに伴ってバリスタにおいても実装密度の向上を図るた
めの超小型化，あるいは低電圧化の要求が強くなってい
る。このような要求に対応するものとして、従来、ディ
スク型に代わる積層型バリスタが提案されている（例え
ば、特公昭５８−２３９２１号公報参照）　。この積層
型バリスタは、半導体セラミックス層と内部電極とを交
互に重ねて積層体を形成するとともに、該積層体の両端
面に上記各内部電極の一端面が接続される外部電極を形
成した構造である。この積層型バリスタによれば、上記
半導体セラミックス層の結晶粒子を巨大に成長させるこ
となく内部電極間の粒界数を小さくすることが可能であ
ることから、動作電圧の低電圧化が実現でき、小型化に
も対応できる。また、上記公報の積層型バリスタの改良
型として、上記内部電極間のセラミックス層内に上記外
部電極に接続されない非接続内部電極を配設してなる積
層型バリスタが提案されている（特願平１−３０２４９
６　号参照）　。 この積層型バリスタは、内部電極，及び非接続内部電極
間に挟まれたセラミックスの粒界数を２以下としたこと
から、上述の従来公報に比べてバリスタ電圧のばらつき
を低減でき、さらにバリスタ電圧が４〜１６Ｖ　と低電
圧作動でありながらサージ耐量を向上できる。

【０００３】

【発明が解決しようとする課題】ところで、上記内部電
極，あるいは非接続内部電極と半導体セラミックス層と
の界面でバリスタ特性を得るようにした従来の積層型バ
リスタでは、電圧抑制能力は優れているものの漏れ電流
が大きいという問題があり、この点での改善が要請され
ている。この漏れ電流が生じる原因は、上記セラミック
ス層の厚さ方向における結晶粒界数が極めて小さいこと
から上記界面付近にポアが存在するとこのポア部分の絶
縁性が低下し、これにより電流が漏れると考えられる。 また、上記内部電極間のセラミックス結晶粒界の個数が
ゼロの箇所では、内部電極に対して垂直方向の絶縁が不
充分となり、この部分からも電流が漏れると考えられる
。ここで、上記漏れ電流を改善するには、例えば酸化ビ
スマスの添加量を増加することが一般的に知られている
。しかしながら、この酸化ビスマスの添加量を増加させ
て素子の組成を改良するだけでは、それほど漏れ電流の
改善効果が得られない。

【０００４】本発明は上記従来の状況に鑑みてなされた
もので、バリスタ電圧の低電圧化を図りながら、漏れ電
流を低減できる積層型バリスタ及びその製造方法を提供
することを目的としている。

【０００５】

【課題を解決するための手段】本件発明者らは、上記漏
れ電流を改善するためには上記ポアやセラミックス結晶
粒界数がゼロの箇所を絶縁物で埋めることが有効である
ことを見出した。そしてポア等の絶縁物で埋める方法と
して、焼結体の外表面部分にガラス膜をコーティングし
てなる積層型バリスタに着目した。このガラス膜を被覆
した積層型バリスタは、湿度等に対する耐環境性に優れ
、半田付け時のフラックスや還元性雰囲気により焼結体
の表面が還元されるのを防止して漏れ電流等を改善でき
るようにしたものである。本件発明者らは、上記ガラス
を焼結体の表面部分にコーティングした積層型バリスタ
をＸ線マイクロアラナイザーで分析したところ、ガラス
はセラミックス結晶粒界に沿って焼結体内部に浸透拡散
していることが確認された。このことから、ガラスをコ
ーティングする際の熱処理条件を最適化すれば、焼結体
の中心部までガラスを浸透拡散でき、ひいては上記ポア
等を絶縁物で埋めることができることに想到し、本発明
を成したものである。

【０００６】そこで請求項１の発明は、半導体セラミッ
クス層と内部電極とを交互に重ねて積層体を形成し、上
記内導電膜と半導体セラミックス層との界面で電圧非直
線特性を得るようにした積層型バリスタにおいて、上記
内部電極間の半導体セラミックス層内にガラスを浸透拡
散させたことを特徴としている。また、請求項２の発明
は、上記積層型バリスタの製造方法であり、半導体セラ
ミックス層と内部電極とを交互に重ねてなる積層体を一
体焼成した後、該焼結体をガラス粉末とともに容器内に
収容し、該容器を回転させつつ上記ガラスの軟化点以上
の温度で加熱したことを特徴としている。ここで、本発
明の積層型バリスタには、内部電極の一端面を交互に積
層体の端面に露出させたもの、及びさらに上記内部電極
間のセラミックス層内に外部電極に接続されない非接続
内部電極を内蔵したものが含まれ、要は半導体セラミッ
クス層と内部電極との界面で電圧非直線性特性を得るよ
うにしたものであればいずれにも適用できる。

【０００７】

【作用】請求項１の発明に係る積層型バリスタによれば
、内部電極間の半導体セラミックス層内にガラスを浸透
拡散させたので、該ガラスがセラミックス結晶粒界に存
在するポアや内部電極間における粒界数のゼロ箇所を埋
めることとなり、それだけ絶縁性を向上できる。その結
果、低電圧化を図りながら漏れ電流を低減でき、上述の
要請に応えられる。また、本発明では、積層型バリスタ
の表面部分もガラスで覆われていることから、湿度等に
対する耐環境性を向上でき、半田付け時のフラックスや
還元性雰囲気等による焼結体の還元を防止でき、この点
からも漏れ電流を低減できるとともに、サージ耐量を向
上できる。請求項２の発明に係る製造方法によれば、半
導体セラミックス層と内部電極とを交互に重ねてなる焼
結体とガラス粉末とを容器内に収容し、該容器を回転さ
せつつ上記ガラスの軟化点以上の温度で加熱したので、
上記ガラス粉末の添加量，加熱時間，あるいは加熱温度
等を適宜設定することにより、ガラスが焼結体の表面か
ら中心部まで浸透拡散して上記セラミックス層のポア等
を埋めることとなる。これにより漏れ電流が改善された
積層型バリスタを容易に，かつ安価に製造できる。

【０００８】

【実施例】以下、本発明の実施例を図について説明する
。図１及び図２は請求項１の発明の一実施例による積層
型バリスタを説明するための図である。図において、１
は本実施例の積層型バリスタである。このバリスタ１は
直方体状のもので、酸化亜鉛を主成分とする半導体セラ
ミックス層２と白金からなる内部電極３とを交互に積層
し、該積層体を一体焼成して焼結体４を形成して構成さ
れている。上記各内部電極３の一端面３ａは焼結体４の
左，　右端面４ａ，４ｂに交互に導出されており、他の
端面はセラミックス層２の内側に位置して焼結体４内に
封入されている。また上記焼結体４の左，　右端面には
Ａｇ／Ｐｄからなる外部電極５が形成されており、該外
部電極５は上記各内部電極３の一端面３ａに電気的に接
続されている。なお、上記焼結体４の上，下面にはダミ
ーとしてのセラミックス層６が配設されている。

【０００９】そして、上記焼結体４の半導体セラミック
ス層２，６内にはガラスが浸透拡散されており、これは
上記焼結体４とガラス粉末とを耐熱性容器内に収容し、
この容器を回転しながら上記ガラス粉末の軟化点以上の
温度に加熱処理することによって形成されたものである
。これにより上記セラミックス層２の結晶粒界に存在す
るポアや内部電極３間における粒界数のゼロ箇所はガラ
スに埋められており、かつ焼結体４の表面部分もガラス
で覆われている。

【００１０】このように本実施例によれば、焼結体４に
ガラスを浸透拡散させて半導体セラミックス層２内のポ
アや内部電極３間における粒界数のゼロ箇所を埋めたの
で、セラミックス層２の絶縁性を向上でき、その結果低
電圧化を図りながら漏れ電流を低減できる。また、本実
施例では、焼結体４の表面部分もガラスで覆われている
ことから、湿度等に対する耐環境性を向上でき、半田付
け時のフラックスや還元性雰囲気等による焼結体の還元
を防止でき、この点からも漏れ電流を低減できるととも
に、サージ耐量を向上できる。なお、上記実施例では、
半導体セラミックス層２と内部電極３とからなる積層型
バリスタ１に適用した場合を例にとって説明したが、本
発明はこれに限られるものではなく、例えば上記内部電
極間に外部電極に接続されない非接続内部電極を配設し
てなる構造のものにも勿論適用できる。

【００１１】次に、請求項２の発明の一実施例による積
層型バリスタの製造方法について説明する。まず、主成
分材料である酸化亜鉛に対して、酸化プラセオジウム，
酸化コバルト，酸化マグネシウム，酸化クロム，炭酸カ
リウムを、それぞれプラセオジウム，コバルト，マグネ
シウム，クロム，カリウムに換算して０．５　ｗｔ％，
２．０ｗｔ％，０．１ｗｔ％，０．１ｗｔ％，０．１ｗ
ｔ％の組成比率となるよう秤量して原料を作成する。

【００１２】次いで、上記原料をイオン交換水を用いて
２４時間混合し、この後ろ過して乾燥させ、これを８０
０　℃で２時間仮焼成する。この仮焼結体を再びボール
ミルで充分粉砕した後、これに有機バインダを混合して
ドクターブレード法により厚さ２０μｍ　程度のグリー
ンシートを形成し、このグリーンシートを矩形状に切断
して多数のセラミックス層２を形成する。

【００１３】次に、白金にビヒクルを混合してなる電極
ペーストを作成し、該ペーストを上記セラミックス層２
の上面に印刷して内部電極３を形成する。この場合、内
部電極３の一端面３ａのみがセラミックス層２の外縁ま
で延び、他の端面は内側に位置するようにする。

【００１４】次に、図２に示すように、上記セラミック
ス層２と内部電極３とが交互に重なり、かつ各内部電極
３の一端面３ａがセラミックス層２の両外縁に交互に位
置するよう積層し、さらにこれの上面，下面にセラミッ
クス層６を重ねる。次いでこれの積層方向に２ｔｏｎ／
ｃｍ２　の圧力を加えて積層体を形成し、この積層体を
空気中にて１２００℃で２時間焼成して焼結体４を得る
。

【００１５】そして、外径５０ｍｍφ，　内径４０ｍｍ
φ，　深さ４０ｍｍのアルミナ磁器ポット内に、上記焼
結体４を収容するとともに、所定量のガラス粉末を添加
する。そして上記ポットを２０ｒｐｍ　で回転させなが
ら、上記ガラス粉末の融点以上の７００　℃に加熱し、
１０分間熱処理を行う。するとガラス粉末が焼結体４の
表面から中心部に浸透拡散し、これにより積層型バリス
タ層２内に存在するポア等を埋めることとなる。

【００１６】最後に、上記焼結体４の両端面４ａ，４ｂ
にＡｇペーストを塗布し、この後８００　℃で焼き付け
て外部電極５を形成する。これにより、図１に示す構造
の積層型バリスタ１が製造される。

【００１７】

【表１】

【００１８】このようにして得られた積層型バリスタ１
の、バリスタ電圧Ｖ１ｍＡ　，制限電圧比Ｖ１０Ａ　／
Ｖ１ｍＡ　，サージ耐量Ａ，及び絶縁抵抗値ＭΩを測定
した。上記絶縁抵抗とは、バリスタ電圧の５０％の電圧
を３０秒間印加したときの素子の抵抗値である。なお、
比較するためにガラスを浸透拡散していない従来の積層
型バリスタについても同様の測定を行った。表１は、そ
の結果を示す。同表からも明らかなように、本実施例試
料，及び従来試料ともバリスタ電圧はそれぞれ４．０，
３．９Ｖ、制限電圧比は２．１，２．２　、サージ耐量
は５０Ａ　とほとんど差がなく、満足できる特性が得ら
れている。また、従来試料の場合、絶縁抵抗値は７．５
　×１０２　Ωと低く漏れ電流が大きい。これに対して
本実施例試料の場合、絶縁抵抗値は３．８　×１０６　
Ωと高くなっており、漏れ電流が改善されていることが
わかる。

【００１９】

【発明の効果】以上のように請求項１の発明に係る積層
型バリスタによれば、内部電極間の半導体セラミックス
層内にガラスを浸透拡散させたので、セラミックス結晶
粒界に存在するポア等を埋めることができ、その結果低
電圧化を図りながら漏れ電流を低減できる効果があると
ともに、湿度等に対する耐環境性を向上できる効果があ
る。また請求項２の発明に係る製造方法によれば、焼結
体とガラス粉末とを容器内に収容し、該容器を回転させ
つつ上記ガラスの軟化点以上の温度で加熱したので、漏
れ電流が改善された積層型バリスタを容易に，かつ安価
に製造できる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例による積層型バリスタを説明
するための断面図である。

【図２】上記実施例の積層型バリスタの製造方法を説明
するための分解斜視図である。

【符号の説明】

１　　積層型バリスタ ２　　半導体セラミックス層 ３　　内部電極 ４　　焼結体（積層体）

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　半導体セラミックス層と内部電極とを
   交互に重ねて積層体を形成し、上記内部電極と半導体セ
   ラミックス層との界面で電圧非直線特性を得るようにし
   た積層型バリスタにおいて、上記内部電極間の半導体セ
   ラミックス層内にガラスを浸透拡散させたことを特徴と
   する積層型バリスタ。
2. 【請求項２】　　半導体セラミックス層と内部電極とを
   交互に重ねてなる積層体を一体焼成し、該焼結体をガラ
   ス粉末とともに容器内に収容し、この後容器を回転させ
   つつ上記ガラスの軟化点以上の温度で加熱し、これによ
   り上記内部電極間の半導体セラミックス層内にガラスを
   浸透拡散させたことを特徴とする積層型バリスタの製造
   方法。