JPH0430556A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、半導体装置の製造方法に関し、特に半導体装
置の素子分離溝に関する。

（従来の技術） 以下、従来の半導体装置の製造方法を第１図および第３
図を参照して説明する。第１図は従来技術および本発明
の実施例に係わる半導体装置の製造方法を工程順に示し
た断面図、第４図は従来技術の問題点を説明するための
図である。

半導体基板１０の表面に第１の酸化膜１を形成する。次
に、その上に第２の酸化膜２を形成する。

そして、レジストを塗布しＲ，ＩＨにより素子領域４を
分離するための素子分離溝５を形成する（第１図（ａ）
）。

その後レジストおよび第１の酸化膜ｌ、第２の酸化膜２
を除去する。そして、素子領域４の表面および溝５内面
に第３の酸化膜６を形成する。次に、素子領域４上面の
一部に非酸化性膜７を形成する（第１図（ｂ））。

そして、この非酸化性膜７を耐酸化マスクとして、素子
領域４の表面の一部および溝５内面に第４の酸化膜８を
形成する（第１図　（Ｃ））。

次に、第４の酸化膜８を形成した溝５にポリシリコン９
を埋め込みポリシリコンを平坦化した後、薄いキャップ
酸化膜１２を形成する。そしてこの素子領域４には周知
の方法により、例えば、Ｎ型エミッタ領域Ｅ、Ｐ型ベー
ス領域ＢＳＮ型コレクタ領域Ｃが形成される（第１図（
ｄ））。

この製造方法では第３図に示すように、素子分離溝５の
上部のコーナ一部３１はほぼ直角になっている。そのた
め、素子領域４の表面の一部および溝５内面に第４酸化
膜８を形成する際、溝５の上部のコーナー３１に酸化時
の熱応力集中、体積膨脹等による応力の集中が起こり、
そのコーナ一部３１に転位欠陥３２が発生することがあ
った。

転位欠陥は、素子領域間の分離特性や素子領域に形成さ
れる素子特性を劣化させる。例えば、素子領域にバイポ
ーラトランジスタでアレーを形成した場合、転位欠陥は
コレクタ間のリーク電流を増加し、あるいはＩｃ　　ｈ
ｔ＊特性等のトランジスタ特性を劣化させる。つまり転
位欠陥がある密度で存在すると、欠陥を中心とする再結
合電流が増加するために素子特性や素子間分離特性を劣
化させるという欠点があった。

（発明が解決しようとする課題） このように、従来の半導体装置の製造方法を用いた場合
、素子分離溝の上部のコーナ一部に転位欠陥が発生し、
素子領域間の分離特性や素子領域に形成される素子特性
を劣化させるという問題があった。

本発明は、以上の点に鑑み、素子分離溝の上部のコーナ
一部に発生する転位欠陥を抑制し、素子領域間の分離特
性や素子領域に形成される素子特性を向上する半導体装
置の製造方法を提供する。

［発明の構成］ （課題を解決するための手段） 本発明による半導体装置の製造方法は、半導体基板上に
絶縁膜を形成する工程と、前記絶縁膜下の半導体基板表
面を含めて前記絶縁膜を等方性エツチング除去し浅い素
子分離溝形成用溝を形成する工程と、前記素子分離用溝
形成用溝の側面の半導体基板表面を異方性エツチングし
傾斜をつける工程と、前記素子分離溝形成用溝底面の半
導体基板を異方性エツチング除去し深い素子分離用溝を
形成する工程とを備えたことを特徴とする。

（作用） 製造工程中、半導体基板上に形成された絶縁膜をその絶
縁膜下の半導体基板表面を含めて等方性エツチング除去
し素子分離溝形成用溝を形成した後、この素子分離溝形
成用溝の半導体基板表面を異方性エツチングし傾斜をつ
けることにより、素子分離溝表面および基板に酸化膜を
形成する際、コーナ一部の転位欠陥が抑制できる。

（実施例） 以下、本発明の実施例を第１図および第２図を参照して
説明する。第１図は本発明の実施例を工程順に示した断
面図、第２図は本発明の実施例の要部を示した断面図で
ある。

まず、半導体基板ＩＯの表面に熱酸化によりシリコン酸
化膜１を形成し、その上からシリコンナイトライド２を
形成する。次にＣＶＤ法によりシリコン酸化膜３を形成
後、レジストを塗布してＲＩＥによってシリコン酸化膜
１下の数千人の半導体基板ＩＯを含めてシリコン酸化膜
１、シリコンナイトライド２およびシリコン酸化膜３を
除去し素子分離溝形成用溝５−を形成する（第２図　（
ａ））。

次に、異方性エツチングにより溝５゛の半導体基板ｌＯ
の側面傾斜１３をつける（第２図（ｂ））。

そして、ＲＩＥにより溝５′をさらに深く掘り５〜７μ
の深さの素子分離溝５を形成する。これにより溝５で分
離された素子領域４が形成される（第１図　（ａ）およ
び第２図　（Ｃ））。

次に、レジストおよびシリコン酸化膜１、シリコンナイ
トライド２、シリコン酸化膜３を除去する。そしてＨ２
および０２ガス中で９５０’Ｃの熱酸化を行い半導体基
板１上および溝５内面に５００人のシリコン酸化膜６を
形成し、さらに減圧ＣＶＤ法により　７８０℃で厚さ　
５００〜１．５００人のシリコンナイトライド膜を形成
し、この膜をプラズマエツチングして、素子領域４上の
一部に非酸化膜７を形成する（第１図（ｂ））。

その後、この非酸化性膜７を耐酸化マスクとして、素子
領域４の表面の一部および溝５内面にそして、満５にポ
リシリコン９を埋め込み、ポリシリコン９を平坦化した
後、薄いキャップ酸化膜１２を形成する。この素子領域
４には、周知の製法により例えば、Ｎ型エミッタ領域Ｅ
１ベース領本発明の実施例に示した工程にしたがい、パ
イ示すようにまるめられる。

そのため、酸化時の熱応力集中、体積膨張等による応力
の集中が緩和され、従来技術で問題となった溝の上部コ
ーナ一部１１から発生する転位欠陥の発生を抑制するこ
とができる。よって、素子領域間の分離特性や素子領域
に形成される素子特性を向上する。

［発明の効果］ 以上の結果から明らかなように、本発明では、素子分離
溝上部コーナ一部に発生する転位欠陥が抑制でき、素子
領域間の分離特性や素子領域に形成される素子特性が向
上する。

【図面の簡単な説明】

第１図は本発明の実施例および従来に係わる半導体装置
の製造方法を工程順に示した断面図、第２図は本発明の
実施例に係わる半導体装置の製造方法の要部を工程順に
示した断面図、第３図は従来の半導体装置の製造方法の
問題点を説明するための図である。 １・・・シリコン酸化膜、２・・・シリコンナイトライ
ド、３・・・シリコン酸化膜、４・・・素子領域、５・
・・素子分離溝、６・・・シリコン酸化膜、８・・・酸
化膜、９・・・ポリシリコン、１０・・・半導体基板、
１１・・・コーナ一部、１２・・・キャップ酸化膜、１
３・・・傾斜。

Claims (1)

【特許請求の範囲】
1. 　半導体基板上に絶縁膜を形成する工程と、前記絶縁膜
   下の半導体基板表面を含めて前記絶縁膜を等方性エッチ
   ング除去し浅い素子分離溝形成用溝を形成する工程と、
   前記素子分離形成用溝の側面の半導体基板表面を異方性
   エッチングし傾斜をつける工程と、前記素子分離溝形成
   用溝底面の半導体基板を異方性エッチング除去し深い素
   子分離溝を形成する工程とを備えたことを特徴とする半
   導体装置の製造方法。