JPH05166921A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05166921A JPH05166921A JP33104091A JP33104091A JPH05166921A JP H05166921 A JPH05166921 A JP H05166921A JP 33104091 A JP33104091 A JP 33104091A JP 33104091 A JP33104091 A JP 33104091A JP H05166921 A JPH05166921 A JP H05166921A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- polysilicon film
- groove
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 本発明は、半導体装置の製造方法に関し、ト
レンチ内のポリシリコン膜上部を絶縁する際、体積膨張
を生じさせることなくポリシリコン膜上部を絶縁するこ
とができ、基板にストレスをかかり難くして欠陥を生じ
難くすることができ、ｐｎ接合破壊等によるリークを生
じ難くして素子特性を向上させることができる半導体装
置の製造方法を提供することを目的とする。 【構成】 基板１上に素子分離絶縁膜２を形成する工程
と、次いで、該素子分離絶縁膜２及び該基板１をエッチ
ングして該素子分離絶縁膜２から該基板１に達するまで
の第１の溝３を形成する工程と、次いで、該第１の溝３
内にポリシリコン膜５を埋め込む工程と、次いで、該ポ
リシリコン膜５上部をエッチングして第２の溝７を形成
する工程と、次いで、該第２の溝７内を埋め込むように
スピンオングラス膜８を形成する工程を含むように構成
する。
レンチ内のポリシリコン膜上部を絶縁する際、体積膨張
を生じさせることなくポリシリコン膜上部を絶縁するこ
とができ、基板にストレスをかかり難くして欠陥を生じ
難くすることができ、ｐｎ接合破壊等によるリークを生
じ難くして素子特性を向上させることができる半導体装
置の製造方法を提供することを目的とする。 【構成】 基板１上に素子分離絶縁膜２を形成する工程
と、次いで、該素子分離絶縁膜２及び該基板１をエッチ
ングして該素子分離絶縁膜２から該基板１に達するまで
の第１の溝３を形成する工程と、次いで、該第１の溝３
内にポリシリコン膜５を埋め込む工程と、次いで、該ポ
リシリコン膜５上部をエッチングして第２の溝７を形成
する工程と、次いで、該第２の溝７内を埋め込むように
スピンオングラス膜８を形成する工程を含むように構成
する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、詳しくはトレンチアイソレーション構造におけ
るトレンチ内に充填されたポリシリコン膜上部の絶縁方
法の改良に関する。近年、ＬＳＩの集積度の向上に伴
い、ｐｎ接合分離技術から水平方向の分離幅を小さくと
れ、しかも垂直方向の絶縁を十分とることができる利点
を有するトレンチアイソレーション分離技術が注目され
使用されてきている。このトレンチアイソレーションを
用いた半導体装置の製造方法においては、トレンチ内の
ポリシリコン膜上部を絶縁する際、体積膨張を生じさせ
ることなくポリシリコン膜上部を絶縁することができ、
基板にストレスをかかり難くして欠陥を生じ難くするこ
とができ、ｐｎ接合破壊等によるリークを生じ難くして
素子特性を向上させることができるものが要求されてい
る。
に係り、詳しくはトレンチアイソレーション構造におけ
るトレンチ内に充填されたポリシリコン膜上部の絶縁方
法の改良に関する。近年、ＬＳＩの集積度の向上に伴
い、ｐｎ接合分離技術から水平方向の分離幅を小さくと
れ、しかも垂直方向の絶縁を十分とることができる利点
を有するトレンチアイソレーション分離技術が注目され
使用されてきている。このトレンチアイソレーションを
用いた半導体装置の製造方法においては、トレンチ内の
ポリシリコン膜上部を絶縁する際、体積膨張を生じさせ
ることなくポリシリコン膜上部を絶縁することができ、
基板にストレスをかかり難くして欠陥を生じ難くするこ
とができ、ｐｎ接合破壊等によるリークを生じ難くして
素子特性を向上させることができるものが要求されてい
る。
【０００２】
【従来の技術】図２は従来の半導体装置の製造方法を説
明する図である。図示例はＭＯＳトランジスタ、バイポ
ーラトランジスタ等の製造方法に適用することができ
る。図２において、31はＳｉ等の基板であり、32はこの
Ｓｉ基板31が選択酸化され形成されたＳｉＯ2 等のフィ
ールド酸化膜であり、33はフィールド酸化膜32から基板
31にまで達するように形成されたトレンチであり、34は
トレンチ33内のＳｉ基板31が酸化され形成されたＳｉＯ
2 等のシリコン酸化膜である。そして、35はトレンチ33
内に充填されたポリシリコン膜であり、36はポリシリコ
ン膜35上部を絶縁する際のマスクとなるＳｉ3 Ｎ4 等の
耐酸化膜であり、37はポリシリコン膜35上部が酸化され
形成されたＳｉＯ2 等のシリコン酸化膜である。
明する図である。図示例はＭＯＳトランジスタ、バイポ
ーラトランジスタ等の製造方法に適用することができ
る。図２において、31はＳｉ等の基板であり、32はこの
Ｓｉ基板31が選択酸化され形成されたＳｉＯ2 等のフィ
ールド酸化膜であり、33はフィールド酸化膜32から基板
31にまで達するように形成されたトレンチであり、34は
トレンチ33内のＳｉ基板31が酸化され形成されたＳｉＯ
2 等のシリコン酸化膜である。そして、35はトレンチ33
内に充填されたポリシリコン膜であり、36はポリシリコ
ン膜35上部を絶縁する際のマスクとなるＳｉ3 Ｎ4 等の
耐酸化膜であり、37はポリシリコン膜35上部が酸化され
形成されたＳｉＯ2 等のシリコン酸化膜である。
【０００３】次に、その半導体装置の製造方法について
説明する。ここでは、フィールド酸化膜32形成からポリ
シリコン膜35上部絶縁のためのシリコン酸化膜37形成ま
でのトレンチアイソレーション構造形成工程を具体的に
説明する。まず、図２（ａ）に示すように、ＬＯＣＯＳ
によりＳｉ基板31を選択的に酸化して素子分離領域にフ
ィールド酸化膜32を形成し、ＣＶＤ法等により全面にＳ
ｉ 3 Ｎ4 を堆積して耐酸化膜36を形成した後、ＲＩＥ等
により耐酸化膜36から基板31にまで達するトレンチ33を
形成した後、トレンチ33内のＳｉ基板31を熱酸化してシ
リコン酸化膜34を形成する。
説明する。ここでは、フィールド酸化膜32形成からポリ
シリコン膜35上部絶縁のためのシリコン酸化膜37形成ま
でのトレンチアイソレーション構造形成工程を具体的に
説明する。まず、図２（ａ）に示すように、ＬＯＣＯＳ
によりＳｉ基板31を選択的に酸化して素子分離領域にフ
ィールド酸化膜32を形成し、ＣＶＤ法等により全面にＳ
ｉ 3 Ｎ4 を堆積して耐酸化膜36を形成した後、ＲＩＥ等
により耐酸化膜36から基板31にまで達するトレンチ33を
形成した後、トレンチ33内のＳｉ基板31を熱酸化してシ
リコン酸化膜34を形成する。
【０００４】次いで、図２（ｂ）に示すように、ＣＶＤ
法等によりポリＳｉを全面に堆積してポリシリコン膜35
を形成した後、ＲＩＥ等によりポリシリコン膜35をエッ
チバックしてトレンチ33内にポリシリコン膜35を埋め込
む。次に、図２（ｃ）に示すように、耐酸化膜36をマス
クとしてポリシリコン膜35を熱酸化してシリコン酸化膜
37を形成する。
法等によりポリＳｉを全面に堆積してポリシリコン膜35
を形成した後、ＲＩＥ等によりポリシリコン膜35をエッ
チバックしてトレンチ33内にポリシリコン膜35を埋め込
む。次に、図２（ｃ）に示すように、耐酸化膜36をマス
クとしてポリシリコン膜35を熱酸化してシリコン酸化膜
37を形成する。
【０００５】そして、耐酸化膜36を除去することによ
り、図２（ｄ）に示すようなトレンチアイソレーション
構造を得ることができる。
り、図２（ｄ）に示すようなトレンチアイソレーション
構造を得ることができる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置の製造方法では、ポリシリコン膜35
上部を絶縁するために耐酸化膜36をマスクとしてポリシ
リコン膜35を熱酸化してシリコン酸化膜37を形成してお
り、このようにポリシリコン膜35が熱酸化されると体積
が２倍程度膨張されてシリコン酸化膜37が形成されるた
め、図３のＡ部に示す如く、基板31にストレスがかかっ
て欠陥が生じ易く、ｐｎ接合破壊等によるリークが生じ
たりする等、素子特性が劣化するという問題があった。
た従来の半導体装置の製造方法では、ポリシリコン膜35
上部を絶縁するために耐酸化膜36をマスクとしてポリシ
リコン膜35を熱酸化してシリコン酸化膜37を形成してお
り、このようにポリシリコン膜35が熱酸化されると体積
が２倍程度膨張されてシリコン酸化膜37が形成されるた
め、図３のＡ部に示す如く、基板31にストレスがかかっ
て欠陥が生じ易く、ｐｎ接合破壊等によるリークが生じ
たりする等、素子特性が劣化するという問題があった。
【０００７】そこで本発明では、トレンチ内のポリシリ
コン膜上部を絶縁する際、体積膨張を生じさせることな
くポリシリコン膜上部を絶縁することができ、基板にス
トレスをかかり難くして欠陥を生じ難くすることがで
き、ｐｎ接合破壊等によるリークを生じ難くして素子特
性を向上させることができる半導体装置の製造方法を提
供することを目的としている。
コン膜上部を絶縁する際、体積膨張を生じさせることな
くポリシリコン膜上部を絶縁することができ、基板にス
トレスをかかり難くして欠陥を生じ難くすることがで
き、ｐｎ接合破壊等によるリークを生じ難くして素子特
性を向上させることができる半導体装置の製造方法を提
供することを目的としている。
【０００８】
【課題を解決するための手段】本発明による半導体装置
の製造方法は上記目的達成のため、基板上に素子分離絶
縁膜を形成する工程と、次いで、該素子分離絶縁膜及び
該基板をエッチングして該素子分離絶縁膜から該基板に
達するまでの第１の溝を形成する工程と、次いで、該第
１の溝内にポリシリコン膜を埋め込む工程と、次いで、
該ポリシリコン膜上部をエッチングして第２の溝を形成
する工程と、次いで該第２の溝内を埋め込むようにスピ
ンオングラス膜を形成する工程を含むものである。
の製造方法は上記目的達成のため、基板上に素子分離絶
縁膜を形成する工程と、次いで、該素子分離絶縁膜及び
該基板をエッチングして該素子分離絶縁膜から該基板に
達するまでの第１の溝を形成する工程と、次いで、該第
１の溝内にポリシリコン膜を埋め込む工程と、次いで、
該ポリシリコン膜上部をエッチングして第２の溝を形成
する工程と、次いで該第２の溝内を埋め込むようにスピ
ンオングラス膜を形成する工程を含むものである。
【０００９】
【作用】本発明では、後述する図１に示すように、ポリ
シリコン膜５上部に溝７を形成し、このポリシリコン膜
５上部に形成された溝７内に塗布、キュアしても体積膨
張しないスピンオングラス膜８を形成したため、従来の
ポリシリコン膜を熱酸化した場合生じていたような体積
膨張を生じさせることなくポリシリコン膜５上部を絶縁
することができる。このため、基板１にストレスをかか
り難くして欠陥を生じ難くすることができる。
シリコン膜５上部に溝７を形成し、このポリシリコン膜
５上部に形成された溝７内に塗布、キュアしても体積膨
張しないスピンオングラス膜８を形成したため、従来の
ポリシリコン膜を熱酸化した場合生じていたような体積
膨張を生じさせることなくポリシリコン膜５上部を絶縁
することができる。このため、基板１にストレスをかか
り難くして欠陥を生じ難くすることができる。
【００１０】
【実施例】以下、本発明を図面に基づいて説明する。図
１は本発明の一実施例に則した半導体装置の製造方法を
説明する図である。図示例はＭＯＳトランジスタ、バイ
ポーラトランジスタ等の製造方法に適用することができ
る。図１において、１はＳｉ等の基板であり、２はこの
Ｓｉ基板１が選択酸化され形成されたＳｉＯ2 等の素子
分離絶縁膜となるフィールド酸化膜であり、３はフィー
ルド酸化膜２から基板１にまで達するように形成された
トレンチであり、４はトレンチ３内のＳｉ基板１が酸化
され形成されたＳｉＯ2 等のシリコン酸化膜である。そ
して、５はトレンチ３内に充填されたポリシリコン膜で
あり、６はポリシリコン膜５をエッツチングする際に基
板を保護するＳｉ3 Ｎ4 等のマスク層であり、８は溝７
内を埋め込むように形成された絶縁領域となるスピンオ
ングラス膜である。
１は本発明の一実施例に則した半導体装置の製造方法を
説明する図である。図示例はＭＯＳトランジスタ、バイ
ポーラトランジスタ等の製造方法に適用することができ
る。図１において、１はＳｉ等の基板であり、２はこの
Ｓｉ基板１が選択酸化され形成されたＳｉＯ2 等の素子
分離絶縁膜となるフィールド酸化膜であり、３はフィー
ルド酸化膜２から基板１にまで達するように形成された
トレンチであり、４はトレンチ３内のＳｉ基板１が酸化
され形成されたＳｉＯ2 等のシリコン酸化膜である。そ
して、５はトレンチ３内に充填されたポリシリコン膜で
あり、６はポリシリコン膜５をエッツチングする際に基
板を保護するＳｉ3 Ｎ4 等のマスク層であり、８は溝７
内を埋め込むように形成された絶縁領域となるスピンオ
ングラス膜である。
【００１１】次に、その半導体装置の製造方法について
説明する。ここでは、フィールド酸化膜２形成からポリ
シリコン膜５上部絶縁のためのスピンオングラス膜８形
成までのトレンチアイソレーション構造形成工程を具体
的に説明する。まず、図１（ａ）に示すように、ＬＯＣ
ＯＳによりＳｉ基板31を選択的に酸化して素子分離領域
に膜厚6000Å程度のフィールド酸化膜32を形成し、ＣＶ
Ｄ法等により全面にＳｉ3 Ｎ4 を堆積して膜厚2000Å程
度のＳｉ3 Ｎ4 膜を形成した後、ＲＩＥ等により耐酸化
膜36から基板31にまで達する深さ５μ程度で幅１μ程度
のトレンチ３を形成した後、トレンチ３内のＳｉ基板31
を熱酸化して膜厚1000Å程度のシリコン酸化膜４を形成
する。
説明する。ここでは、フィールド酸化膜２形成からポリ
シリコン膜５上部絶縁のためのスピンオングラス膜８形
成までのトレンチアイソレーション構造形成工程を具体
的に説明する。まず、図１（ａ）に示すように、ＬＯＣ
ＯＳによりＳｉ基板31を選択的に酸化して素子分離領域
に膜厚6000Å程度のフィールド酸化膜32を形成し、ＣＶ
Ｄ法等により全面にＳｉ3 Ｎ4 を堆積して膜厚2000Å程
度のＳｉ3 Ｎ4 膜を形成した後、ＲＩＥ等により耐酸化
膜36から基板31にまで達する深さ５μ程度で幅１μ程度
のトレンチ３を形成した後、トレンチ３内のＳｉ基板31
を熱酸化して膜厚1000Å程度のシリコン酸化膜４を形成
する。
【００１２】次に、図１（ｂ）に示すように、ＣＶＤ法
等によりポリＳｉを全面に堆積して膜厚２μ程度のポリ
シリコン膜５を形成した後、ＲＩＥ等によりポリシリコ
ン膜５をエッチバックしてトレンチ３内にポリシリコン
膜５を埋め込み、かつポリシリコンの上部に溝７を形成
する。そして、マスク層６を除去し、トレンチ３内を埋
め込むようにスピンオングラスを塗布、キュアして膜厚
500Å程度のスピンオングラス膜８を形成した後、素子
領域部分のスピンオングラス膜８をエッチングすること
により、図１（ｃ）に示すようなトレンチアイソレーシ
ョン構造を得ることができる。
等によりポリＳｉを全面に堆積して膜厚２μ程度のポリ
シリコン膜５を形成した後、ＲＩＥ等によりポリシリコ
ン膜５をエッチバックしてトレンチ３内にポリシリコン
膜５を埋め込み、かつポリシリコンの上部に溝７を形成
する。そして、マスク層６を除去し、トレンチ３内を埋
め込むようにスピンオングラスを塗布、キュアして膜厚
500Å程度のスピンオングラス膜８を形成した後、素子
領域部分のスピンオングラス膜８をエッチングすること
により、図１（ｃ）に示すようなトレンチアイソレーシ
ョン構造を得ることができる。
【００１３】このように本実施例では、トレンチ３内に
埋め込まれたポリシリコン膜５上部に溝７を形成し、こ
の溝７内にスピンオングラスを塗布、キュアしてスピン
オングラス膜８を形成してポリシリコン膜５上部を絶縁
するようにしている。このように、ポリシリコン膜５上
部の溝７内に塗布、キュアしても体積膨張しないスピン
オングラス膜８を形成したため、従来のポリシリコン膜
上部を熱酸化した場合生じていたような体積膨張を生じ
させることなくポリシリコン膜５上部を絶縁することが
できる。このため、基板１にストレスをかかり難くして
欠陥を生じ難くすることができる。従って、ｐｎ接合破
壊等によるリークを生じ難くして素子特性を向上させる
ことができる。
埋め込まれたポリシリコン膜５上部に溝７を形成し、こ
の溝７内にスピンオングラスを塗布、キュアしてスピン
オングラス膜８を形成してポリシリコン膜５上部を絶縁
するようにしている。このように、ポリシリコン膜５上
部の溝７内に塗布、キュアしても体積膨張しないスピン
オングラス膜８を形成したため、従来のポリシリコン膜
上部を熱酸化した場合生じていたような体積膨張を生じ
させることなくポリシリコン膜５上部を絶縁することが
できる。このため、基板１にストレスをかかり難くして
欠陥を生じ難くすることができる。従って、ｐｎ接合破
壊等によるリークを生じ難くして素子特性を向上させる
ことができる。
【００１４】
【発明の効果】本発明によれば、トレンチ内のポリシリ
コン膜上部を絶縁する際、体積膨張を生じさせることな
くポリシリコン膜上部を絶縁することができ、基板にス
トレスをかかり難くして欠陥を生じ難くすることがで
き、ｐｎ接合破壊等によるリークを生じ難くして素子特
性を向上させることができるという効果がある。
コン膜上部を絶縁する際、体積膨張を生じさせることな
くポリシリコン膜上部を絶縁することができ、基板にス
トレスをかかり難くして欠陥を生じ難くすることがで
き、ｐｎ接合破壊等によるリークを生じ難くして素子特
性を向上させることができるという効果がある。
【図１】本発明の一実施例に則した半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図２】従来例の半導体装置の製造方法を説明する図で
ある。
ある。
【図３】従来例の課題を説明する図である。
１ 基板 ２ フィールド酸化膜 ３ トレンチ ４ シリコン酸化膜 ５ ポリシリコン膜 ６ マスク層 ７ 溝 ８ スピンオングラス膜
Claims (1)
- 【請求項１】 基板（１）上に素子分離絶縁膜（２）を
形成する工程と、 次いで、該素子分離絶縁膜（２）及び該基板（１）をエ
ッチングして該素子分離絶縁膜（２）から該基板（１）
に達するまでの第１の溝（３）を形成する工程と、 次いで、該第１の溝（３）内にポリシリコン膜（５）を
埋め込む工程と、 次いで、該ポリシリコン膜（５）上部をエッチングして
第２の溝（７）を形成する工程と、 次いで、該第２の溝（７）内を埋め込むようにスピンオ
ングラス膜（８）を形成する工程とを含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33104091A JPH05166921A (ja) | 1991-12-16 | 1991-12-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33104091A JPH05166921A (ja) | 1991-12-16 | 1991-12-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166921A true JPH05166921A (ja) | 1993-07-02 |
Family
ID=18239165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33104091A Withdrawn JPH05166921A (ja) | 1991-12-16 | 1991-12-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166921A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872044A (en) * | 1994-06-15 | 1999-02-16 | Harris Corporation | Late process method for trench isolation |
| US5920108A (en) * | 1995-06-05 | 1999-07-06 | Harris Corporation | Late process method and apparatus for trench isolation |
| US6027983A (en) * | 1994-06-02 | 2000-02-22 | Hitachi, Ltd. | Method of manufacturing trench isolate semiconductor integrated circuit device |
| JP2012072434A (ja) * | 2010-09-28 | 2012-04-12 | Sharp Corp | 水素製造装置および水素製造方法 |
| US9708718B2 (en) | 2010-02-08 | 2017-07-18 | Sharp Kabushiki Kaisha | Hydrogen production device and method for producing hydrogen |
-
1991
- 1991-12-16 JP JP33104091A patent/JPH05166921A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6027983A (en) * | 1994-06-02 | 2000-02-22 | Hitachi, Ltd. | Method of manufacturing trench isolate semiconductor integrated circuit device |
| US6432799B1 (en) | 1994-06-02 | 2002-08-13 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit device |
| US6649487B2 (en) | 1994-06-02 | 2003-11-18 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit device |
| US5872044A (en) * | 1994-06-15 | 1999-02-16 | Harris Corporation | Late process method for trench isolation |
| US5920108A (en) * | 1995-06-05 | 1999-07-06 | Harris Corporation | Late process method and apparatus for trench isolation |
| US9708718B2 (en) | 2010-02-08 | 2017-07-18 | Sharp Kabushiki Kaisha | Hydrogen production device and method for producing hydrogen |
| JP2012072434A (ja) * | 2010-09-28 | 2012-04-12 | Sharp Corp | 水素製造装置および水素製造方法 |
| CN103237925A (zh) * | 2010-09-28 | 2013-08-07 | 夏普株式会社 | 氢气制造装置及氢气制造方法 |
| CN103237925B (zh) * | 2010-09-28 | 2015-12-09 | 夏普株式会社 | 氢气制造装置及氢气制造方法 |
| US9447508B2 (en) | 2010-09-28 | 2016-09-20 | Sharp Kabushiki Kaisha | Hydrogen production device and method for producing hydrogen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100421046B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2935696B2 (ja) | 半導体基板のトレンチ分離方法 | |
| KR100227766B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0513566A (ja) | 半導体装置の製造方法 | |
| JPH0582058B2 (ja) | ||
| JPH0449777B2 (ja) | ||
| JPH05102296A (ja) | 集積回路において平坦化した浅いトレンチ分離を製造する方法及びそれにより製造された構成体 | |
| JPH09321132A (ja) | 半導体装置のトレンチ素子分離方法 | |
| KR19990044793A (ko) | 집적회로의 영역 격리 방법 및 그 방법을 이용한격리영역을 갖는 집적회로 | |
| JPH0410740B2 (ja) | ||
| US6033991A (en) | Isolation scheme based on recessed locos using a sloped Si etch and dry field oxidation | |
| KR19990044820A (ko) | 폴리실리콘 피복 스와미(측벽 마스크화 절연) | |
| JP3130511B2 (ja) | 半導体パワー集積回路の素子隔離構造及びその形成方法 | |
| JPH05166921A (ja) | 半導体装置の製造方法 | |
| JP2667552B2 (ja) | 半導体装置の製造方法 | |
| JPH04209551A (ja) | 半導体装置の製造方法 | |
| JPH0969609A (ja) | 埋込素子分離基板およびその製造方法 | |
| JP2757358B2 (ja) | 半導体装置の製造方法 | |
| JP2815255B2 (ja) | 半導体装置の製造方法 | |
| JPH05315442A (ja) | 半導体装置の製造方法 | |
| JP3233149B2 (ja) | 半導体装置の製法 | |
| JPH1126569A (ja) | 半導体装置の製造方法 | |
| KR19990006000A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| JPS58159348A (ja) | 半導体装置の分離方法 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |