JPH04290034A - パケット交換方式 - Google Patents
パケット交換方式Info
- Publication number
- JPH04290034A JPH04290034A JP3052970A JP5297091A JPH04290034A JP H04290034 A JPH04290034 A JP H04290034A JP 3052970 A JP3052970 A JP 3052970A JP 5297091 A JP5297091 A JP 5297091A JP H04290034 A JPH04290034 A JP H04290034A
- Authority
- JP
- Japan
- Prior art keywords
- address
- storage means
- information
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 10
- 230000001419 dependent effect Effects 0.000 abstract 6
- 238000010586 diagram Methods 0.000 description 8
- 238000012790 confirmation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、パケット交換機におい
てパケットを複数個の固定長に区切って各々にあて先、
シーケンス番号等を含んだヘッダをつけて送出するパケ
ット交換方式に関するものである。
てパケットを複数個の固定長に区切って各々にあて先、
シーケンス番号等を含んだヘッダをつけて送出するパケ
ット交換方式に関するものである。
【０００２】
【従来の技術】従来、この種の分野の技術としては，例
えば特開平２−１８１５５５号公報に記載されたものが
知られている。図４は前記従来のパケット交換方式を示
すブロック図である。図示されている従来のパケット交
換方式においては、パケットを複数個の固定長に区切っ
て回線に送出するには、各パケットごとに制御プロセッ
サによって入力バッファ回路３４上に送出データを設定
し、情報長受信回路３１、宛先受信回路３２にそれぞれ
データ長、あて先を設定し、その後はハード制御によっ
て固定長に区切ってパケットを回線上に送出していた。
えば特開平２−１８１５５５号公報に記載されたものが
知られている。図４は前記従来のパケット交換方式を示
すブロック図である。図示されている従来のパケット交
換方式においては、パケットを複数個の固定長に区切っ
て回線に送出するには、各パケットごとに制御プロセッ
サによって入力バッファ回路３４上に送出データを設定
し、情報長受信回路３１、宛先受信回路３２にそれぞれ
データ長、あて先を設定し、その後はハード制御によっ
て固定長に区切ってパケットを回線上に送出していた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記構
成のパケット交換方式においては、一つのパケットを送
出するごとに、制御プロセッサによって入力バッファ回
路３４上に送出データ、情報長受信回路３１に情報長、
宛先受信回路３２にあて先を各々設定しなければならな
い。そのため、送出すべきパケットが大量にあった場合
、プログラムのオーバヘッドが大きくなり、高速のパケ
ット転送ができないという問題点があった。
成のパケット交換方式においては、一つのパケットを送
出するごとに、制御プロセッサによって入力バッファ回
路３４上に送出データ、情報長受信回路３１に情報長、
宛先受信回路３２にあて先を各々設定しなければならな
い。そのため、送出すべきパケットが大量にあった場合
、プログラムのオーバヘッドが大きくなり、高速のパケ
ット転送ができないという問題点があった。
【０００４】また、パケット送出後、そのパケットが相
手に届いたかどうか確認できるまで入力バッファ回路３
４におけるそのパケットのエリアは空きにすることはで
きない。そして、送出確認は必ずしも送出した順序通り
に相手側から返ってくるとは限らないため、入力バッフ
ァが送った順番通り、すなわち連続したエリアとして空
きにならず、歯抜け状態で空きエリアができてしまう可
能性があり、空きエリアの有効活用ができないという問
題点があった。
手に届いたかどうか確認できるまで入力バッファ回路３
４におけるそのパケットのエリアは空きにすることはで
きない。そして、送出確認は必ずしも送出した順序通り
に相手側から返ってくるとは限らないため、入力バッフ
ァが送った順番通り、すなわち連続したエリアとして空
きにならず、歯抜け状態で空きエリアができてしまう可
能性があり、空きエリアの有効活用ができないという問
題点があった。
【０００５】本発明は、上記従来の問題点を解決して、
制御プロセッサの介在を極力少なくし、かつバッファメ
モリのデータエリアを有効に活用することによって大量
のパケットを高速に転送することが可能なパケット交換
方式を提供することを目的とする。
制御プロセッサの介在を極力少なくし、かつバッファメ
モリのデータエリアを有効に活用することによって大量
のパケットを高速に転送することが可能なパケット交換
方式を提供することを目的とする。
【０００６】
【課題を解決するための手段】前記問題点を解決するた
めに、本発明は、パケットデータを一定の長さに分割し
、ヘッダ情報等を付加して固定長のパケットにして送出
するパケット交換方式において、送出するパケットデー
タを蓄積する第１の蓄積手段（送信バッファメモリ１）
と、送出データのヘッダ情報（ａ０ ，ｂ０ 等）及び
第１の蓄積手段における送出データの蓄積アドレスを示
す情報（ｐ０ 等）をヘッダ情報ごとに蓄積する第２の
蓄積手段（方路別コマンドテーブルメモリ３）と、第２
の蓄積手段におけるヘッダ情報の蓄積アドレスを示す情
報（ｘ０ 等）を蓄積する第３の蓄積手段（方路別コマ
ンドテーブルアドレスメモリ７）とを備え、第３の蓄積
手段に蓄積された情報（ｘ０ 等）により第２の蓄積手
段の読出アドレスを指定して前記ヘッダ情報ごとに蓄積
された各情報（ａ０ ，ｂ０ ，ｐ０ 等）を読出し、
第２の蓄積手段から読出した前記送出データの蓄積アド
レスを示す情報（ｐ０ 等）により第１の蓄積手段の読
出アドレスを指定して送出データを読出すことを特徴と
するものである。
めに、本発明は、パケットデータを一定の長さに分割し
、ヘッダ情報等を付加して固定長のパケットにして送出
するパケット交換方式において、送出するパケットデー
タを蓄積する第１の蓄積手段（送信バッファメモリ１）
と、送出データのヘッダ情報（ａ０ ，ｂ０ 等）及び
第１の蓄積手段における送出データの蓄積アドレスを示
す情報（ｐ０ 等）をヘッダ情報ごとに蓄積する第２の
蓄積手段（方路別コマンドテーブルメモリ３）と、第２
の蓄積手段におけるヘッダ情報の蓄積アドレスを示す情
報（ｘ０ 等）を蓄積する第３の蓄積手段（方路別コマ
ンドテーブルアドレスメモリ７）とを備え、第３の蓄積
手段に蓄積された情報（ｘ０ 等）により第２の蓄積手
段の読出アドレスを指定して前記ヘッダ情報ごとに蓄積
された各情報（ａ０ ，ｂ０ ，ｐ０ 等）を読出し、
第２の蓄積手段から読出した前記送出データの蓄積アド
レスを示す情報（ｐ０ 等）により第１の蓄積手段の読
出アドレスを指定して送出データを読出すことを特徴と
するものである。
【０００７】
【作用】本発明によれば、以上のようにパケット交換方
式を構成したので、制御プロセッサにより、まず第１の
蓄積手段（送信バッファメモリ１）に蓄積されたパケッ
トデータのヘッダ情報（ａ０ ，ｂ０ 等）と蓄積アド
レスを示す情報（ｐ０ 等）を読取り、第２の蓄積手段
（方路別コマンドテーブルメモリ４）に送出データのヘ
ッダ情報ごとに蓄積し、第３の蓄積手段（出方路別コマ
ンドテーブルアドレスメモリ７）に第２の蓄積手段にお
けるヘッダ情報の蓄積アドレスを示す情報（ｘ０ 等）
を蓄積する。そして、次に第３の蓄積手段に蓄積された
情報（ｘ０ 等）により第２の蓄積手段の読出アドレス
を指定して前記ヘッダ情報ごとに蓄積された各情報（ａ
０ ，ｂ０ ，ｐ０ 等）を読出し、第２の蓄積手段か
ら読出した前記送出データの蓄積アドレスを示す情報（
ｐ０ 等）により第１の蓄積手段の読出アドレスを指定
して送出データを読出す。
式を構成したので、制御プロセッサにより、まず第１の
蓄積手段（送信バッファメモリ１）に蓄積されたパケッ
トデータのヘッダ情報（ａ０ ，ｂ０ 等）と蓄積アド
レスを示す情報（ｐ０ 等）を読取り、第２の蓄積手段
（方路別コマンドテーブルメモリ４）に送出データのヘ
ッダ情報ごとに蓄積し、第３の蓄積手段（出方路別コマ
ンドテーブルアドレスメモリ７）に第２の蓄積手段にお
けるヘッダ情報の蓄積アドレスを示す情報（ｘ０ 等）
を蓄積する。そして、次に第３の蓄積手段に蓄積された
情報（ｘ０ 等）により第２の蓄積手段の読出アドレス
を指定して前記ヘッダ情報ごとに蓄積された各情報（ａ
０ ，ｂ０ ，ｐ０ 等）を読出し、第２の蓄積手段か
ら読出した前記送出データの蓄積アドレスを示す情報（
ｐ０ 等）により第１の蓄積手段の読出アドレスを指定
して送出データを読出す。
【０００８】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例によるパ
ケット交換方式を示すブロック図、図２は本発明の実施
例における送信バッファメモリ、方路別コマンドテーブ
ルメモリ、及び方路別コマンドテーブルアドレスメモリ
におけるデータ構成図、そして図３は本発明の実施例に
おける固定長パケットの構成図である。
ながら詳細に説明する。図１は本発明の実施例によるパ
ケット交換方式を示すブロック図、図２は本発明の実施
例における送信バッファメモリ、方路別コマンドテーブ
ルメモリ、及び方路別コマンドテーブルアドレスメモリ
におけるデータ構成図、そして図３は本発明の実施例に
おける固定長パケットの構成図である。
【０００９】次に、図１〜図３を参照しながら本発明の
実施例によるパケット交換方式の動作を説明する。いま
、送信バッファメモリ１に回線２に図２（ａ）に示すよ
うに送出すべきパケットが複数個蓄積されているものと
すると、まず、制御プロセッサ３は送信バッファメモリ
１の内容を読み、各パケットごとの出方路番号、相手端
末番号、データ長を知る。そして、方路別コマンドテー
ブルメモリ４に図２（ｂ）に示す形式で方路別にパケッ
トごとの送出コマンドテーブルを作成する。さらに、方
路別コマンドテーブルアドレスメモリ７に図２（ｃ）に
示す形式で方路別にコマンドアドレステーブルを作成す
る。
実施例によるパケット交換方式の動作を説明する。いま
、送信バッファメモリ１に回線２に図２（ａ）に示すよ
うに送出すべきパケットが複数個蓄積されているものと
すると、まず、制御プロセッサ３は送信バッファメモリ
１の内容を読み、各パケットごとの出方路番号、相手端
末番号、データ長を知る。そして、方路別コマンドテー
ブルメモリ４に図２（ｂ）に示す形式で方路別にパケッ
トごとの送出コマンドテーブルを作成する。さらに、方
路別コマンドテーブルアドレスメモリ７に図２（ｃ）に
示す形式で方路別にコマンドアドレステーブルを作成す
る。
【００１０】まず、制御回路５によってカウンタ６を初
期化し、方路別コマンドテーブルアドレスメモリ７の先
頭アドレスをセットする。この時、セレクタ８は制御回
路５によってＡ側を向いている。そして、制御回路５に
よって方路別コマンドテーブルアドレスメモリ７の先頭
アドレスの内容を読み出し、セレクタ９を通してカウン
タ１０に設定する。すなわち、図２（ｃ）の方路別コマ
ンドテーブルアドレスメモリの先頭アドレスｙ０ の内
容ｘ０ を読み出し、カウンタ１０に設定する。次に、
制御回路５によってカウンタ１０の出力値により読出ア
ドレスを指定して方路別コマンドテーブルメモリ４の内
容を読み出し、送出回路１１に転送する。次に、制御回
路５によってカウンタ１０を一つカウントアップし、方
路別コマンドテーブルメモリ４の内容を読み出し、前記
同様送出回路１１に転送する。これを図３において説明
すると、まず図２（ｂ）の方路別コマンドテーブルメモ
リの先頭アドレスｘ０ から出方路番号ａ０ が読み出
され、送出回路１１に転送され、次に相手端末番号ｂ０
が読み出され、やはり送出回路１１に転送される。
期化し、方路別コマンドテーブルアドレスメモリ７の先
頭アドレスをセットする。この時、セレクタ８は制御回
路５によってＡ側を向いている。そして、制御回路５に
よって方路別コマンドテーブルアドレスメモリ７の先頭
アドレスの内容を読み出し、セレクタ９を通してカウン
タ１０に設定する。すなわち、図２（ｃ）の方路別コマ
ンドテーブルアドレスメモリの先頭アドレスｙ０ の内
容ｘ０ を読み出し、カウンタ１０に設定する。次に、
制御回路５によってカウンタ１０の出力値により読出ア
ドレスを指定して方路別コマンドテーブルメモリ４の内
容を読み出し、送出回路１１に転送する。次に、制御回
路５によってカウンタ１０を一つカウントアップし、方
路別コマンドテーブルメモリ４の内容を読み出し、前記
同様送出回路１１に転送する。これを図３において説明
すると、まず図２（ｂ）の方路別コマンドテーブルメモ
リの先頭アドレスｘ０ から出方路番号ａ０ が読み出
され、送出回路１１に転送され、次に相手端末番号ｂ０
が読み出され、やはり送出回路１１に転送される。
【００１１】次に、カウンタ１０を一つカウントアップ
し、送信バッファアドレス、すなわち図２（ｂ）で言う
ところのｐ０ を読み出し、カウンタ１２に設定する。 次に、カウンタ１０を一つカウントアップしコマンドア
ドレス、すなわち図２（ｂ）で言うところのｘ３ を読
み出しフリップ・フロップ１３に保持する。次に、カウ
ンタ１０を一つカウントアップし、送信フレーム数、す
なわち図２（ｂ）で言うところのｋ０ を読み出しカウ
ンタ１４に設定する。次に、カウンタ１０を一つカウン
トアップし、複数パケット情報（この場合、図２（ｂ）
に示す「複数パケット有り」という情報）を読み出し、
制御回路５に保持する。次にカウンタ１０を一つカウン
トアップし、コマンドテーブル終了指示情報（この場合
、図２（ｂ）に示す「コマンドテーブル未終了」という
情報）を読み出し、制御回路５に保持する。
し、送信バッファアドレス、すなわち図２（ｂ）で言う
ところのｐ０ を読み出し、カウンタ１２に設定する。 次に、カウンタ１０を一つカウントアップしコマンドア
ドレス、すなわち図２（ｂ）で言うところのｘ３ を読
み出しフリップ・フロップ１３に保持する。次に、カウ
ンタ１０を一つカウントアップし、送信フレーム数、す
なわち図２（ｂ）で言うところのｋ０ を読み出しカウ
ンタ１４に設定する。次に、カウンタ１０を一つカウン
トアップし、複数パケット情報（この場合、図２（ｂ）
に示す「複数パケット有り」という情報）を読み出し、
制御回路５に保持する。次にカウンタ１０を一つカウン
トアップし、コマンドテーブル終了指示情報（この場合
、図２（ｂ）に示す「コマンドテーブル未終了」という
情報）を読み出し、制御回路５に保持する。
【００１２】これによって一つのパケットを送出するた
めに必要な情報がすべて揃ったので、次に送出手順を説
明する。まず制御回路５によって先程方路別コマンドテ
ーブルメモリ４より転送されてきたヘッダ情報ａ０ ，
ｂ０を送出する。次にセレクタ１５をＢ側に向け、先程
ｐ０ という値を設定したカウンタ１２の出力を用いて
送信バッファメモリ１のｐ０ 番地から順次送出データ
を読み出し、送出回路１１に転送しながらカウントを一
定回数、すなわち固定長分カウントしてカウントを停止
するとともに、カウント終了信号２１をオンにして送出
回路１１に通知する。
めに必要な情報がすべて揃ったので、次に送出手順を説
明する。まず制御回路５によって先程方路別コマンドテ
ーブルメモリ４より転送されてきたヘッダ情報ａ０ ，
ｂ０を送出する。次にセレクタ１５をＢ側に向け、先程
ｐ０ という値を設定したカウンタ１２の出力を用いて
送信バッファメモリ１のｐ０ 番地から順次送出データ
を読み出し、送出回路１１に転送しながらカウントを一
定回数、すなわち固定長分カウントしてカウントを停止
するとともに、カウント終了信号２１をオンにして送出
回路１１に通知する。
【００１３】送出回路１１はカウント終了信号２１を受
け取ると、固定長データの送出終了を知り、ＦＣＳを付
加して一つの固定長パケットの送出を終了する。この時
、カウンタ１４には、送出すべき固定長データの個数（
ｋ０ ）が保持されており、カウント終了信号２１によ
って−１カウントされる。また、この時カウンタ１４出
力のカウント可信号２２はオンのままなので、カウンタ
１２はカウント終了信号２１をオフにし引き続き固定長
分カウントし、送信バッファメモリ１の送出データを送
出回路１１に転送する。送出回路１１は前記同様、ヘッ
ダ情報ａ０ ，ｂ０ を回線へ送り出し、それに続いて
データを送り出し、カウント終了信号２１によってＦＣ
Ｓを付加し、送出動作を終了する。以下、上記動作をカ
ウンタ１４の出力、すなわちカウント可信号２２がオフ
するまで続ける。
け取ると、固定長データの送出終了を知り、ＦＣＳを付
加して一つの固定長パケットの送出を終了する。この時
、カウンタ１４には、送出すべき固定長データの個数（
ｋ０ ）が保持されており、カウント終了信号２１によ
って−１カウントされる。また、この時カウンタ１４出
力のカウント可信号２２はオンのままなので、カウンタ
１２はカウント終了信号２１をオフにし引き続き固定長
分カウントし、送信バッファメモリ１の送出データを送
出回路１１に転送する。送出回路１１は前記同様、ヘッ
ダ情報ａ０ ，ｂ０ を回線へ送り出し、それに続いて
データを送り出し、カウント終了信号２１によってＦＣ
Ｓを付加し、送出動作を終了する。以下、上記動作をカ
ウンタ１４の出力、すなわちカウント可信号２２がオフ
するまで続ける。
【００１４】以上によって一つのパケットが制御プロセ
ッサの途中介入なしにハード制御によって高速にかつ連
続的に送出される。次に、制御回路５は前記において保
持しておいた「複数パケット有り」という情報と、フリ
ップ・フロップ１３に保持していた値からまだ同一宛先
に送出するパケットがあることを認識し、前記と同様に
セレクタ９をＢ側に向けてカウンタ１０にフリップ・フ
ロップ１３に保持してある値ｘ３ を設定する。そして
、前記ｘ３ を用いて方路別コマンドテーブルメモリ４
３のｘ３ 番地から前記と同様にカウントと読み出しを
行い、再びパケット送出の準備をする。
ッサの途中介入なしにハード制御によって高速にかつ連
続的に送出される。次に、制御回路５は前記において保
持しておいた「複数パケット有り」という情報と、フリ
ップ・フロップ１３に保持していた値からまだ同一宛先
に送出するパケットがあることを認識し、前記と同様に
セレクタ９をＢ側に向けてカウンタ１０にフリップ・フ
ロップ１３に保持してある値ｘ３ を設定する。そして
、前記ｘ３ を用いて方路別コマンドテーブルメモリ４
３のｘ３ 番地から前記と同様にカウントと読み出しを
行い、再びパケット送出の準備をする。
【００１５】そして、次に前記と同様に送信バッファメ
モリ１から送出データを読み出し、送出回路１１へ転送
し、ヘッダａ０ ，ｂ０ を付加し、データの最後にＦ
ＣＳを付加して送出動作を行う。以上の動作をカウンタ
１４の出力、すなわちカウント可信号２２がオフするま
で続ける。そして、一つのパケットの送信終了後制御回
路５は、コマンドテーブル終了指示情報が終了を示して
いるので、一つのあて先に対する複数のパケットを送出
終了を認識する。
モリ１から送出データを読み出し、送出回路１１へ転送
し、ヘッダａ０ ，ｂ０ を付加し、データの最後にＦ
ＣＳを付加して送出動作を行う。以上の動作をカウンタ
１４の出力、すなわちカウント可信号２２がオフするま
で続ける。そして、一つのパケットの送信終了後制御回
路５は、コマンドテーブル終了指示情報が終了を示して
いるので、一つのあて先に対する複数のパケットを送出
終了を認識する。
【００１６】次に、制御回路５はカウンタ６を一つカウ
ントアップし、方路別コマンドテーブルアドレスメモリ
７の次のアドレスを示すようにする。そして、制御回路
５によって出方路別コマンドテーブルアドレスメモリ７
の次のアドレスの内容が読み出され、セレクタ９を通し
てカウンタ１０に設定される。図２において説明すると
、図２（ｃ）の出方路別コマンドテーブルアドレスメモ
リのｙ１ 番地の内容ｘ１ を読み出し、カウンタ１０
に設定する。
ントアップし、方路別コマンドテーブルアドレスメモリ
７の次のアドレスを示すようにする。そして、制御回路
５によって出方路別コマンドテーブルアドレスメモリ７
の次のアドレスの内容が読み出され、セレクタ９を通し
てカウンタ１０に設定される。図２において説明すると
、図２（ｃ）の出方路別コマンドテーブルアドレスメモ
リのｙ１ 番地の内容ｘ１ を読み出し、カウンタ１０
に設定する。
【００１７】以下前記に説明した動作を繰り返す。この
ようにして、カウンタ６がカウント終了すると、カウン
ト終了信号２３がオンし、制御回路５に通知する。制御
回路５は、現在送出中のパケットがすべて送出し終わっ
たところで送出完了信号２４をオンにすることによって
制御プロセッサ３に通知する。
ようにして、カウンタ６がカウント終了すると、カウン
ト終了信号２３がオンし、制御回路５に通知する。制御
回路５は、現在送出中のパケットがすべて送出し終わっ
たところで送出完了信号２４をオンにすることによって
制御プロセッサ３に通知する。
【００１８】なお、上記実施例においては制御プロセッ
サから転送されてきたパケットをバッファメモリに蓄積
するように構成しているが、ＤＭＡ転送によりパケット
をバッファメモリに蓄積するように構成してもよい。ま
た、本発明は上記実施例に限定されるものではなく、本
発明の趣旨に基づき種々の変形が可能であり、それらを
本発明の範囲から排除するものではない。
サから転送されてきたパケットをバッファメモリに蓄積
するように構成しているが、ＤＭＡ転送によりパケット
をバッファメモリに蓄積するように構成してもよい。ま
た、本発明は上記実施例に限定されるものではなく、本
発明の趣旨に基づき種々の変形が可能であり、それらを
本発明の範囲から排除するものではない。
【００１９】
【発明の効果】以上詳細に説明したように、本発明によ
れば、制御プロセッサは第１の蓄積手段（送信バッファ
メモリ）に蓄積された大量のパケットのヘッダ情報とデ
ータ長を最初に読み取り、第２の蓄積手段（方路別コマ
ンドテーブルメモリ）、第３の蓄積手段（方路別コマン
ドテーブルアドレスメモリ）を設定した後、リード制御
のみによってすべてのパケットの送出動作が連続的に行
われるように構成したので、制御プロセッサの介在を少
なくし、大量のパケットを高速に転送することができる
。
れば、制御プロセッサは第１の蓄積手段（送信バッファ
メモリ）に蓄積された大量のパケットのヘッダ情報とデ
ータ長を最初に読み取り、第２の蓄積手段（方路別コマ
ンドテーブルメモリ）、第３の蓄積手段（方路別コマン
ドテーブルアドレスメモリ）を設定した後、リード制御
のみによってすべてのパケットの送出動作が連続的に行
われるように構成したので、制御プロセッサの介在を少
なくし、大量のパケットを高速に転送することができる
。
【００２０】また、第１の蓄積手段（送信バッファメモ
リ）のアドレスと第２の蓄積手段（方路別コマンドテー
ブルメモリ）のアドレスを第２の蓄積手段（方路別コマ
ンドテーブルメモリ）のデータとして格納したので、送
信バッファメモリの任意の位置にある送信データを送出
することができ、かつ方路別コマンドテーブルをメモリ
の任意の位置に置くことができ、メモリの有効活用を図
ることができる。
リ）のアドレスと第２の蓄積手段（方路別コマンドテー
ブルメモリ）のアドレスを第２の蓄積手段（方路別コマ
ンドテーブルメモリ）のデータとして格納したので、送
信バッファメモリの任意の位置にある送信データを送出
することができ、かつ方路別コマンドテーブルをメモリ
の任意の位置に置くことができ、メモリの有効活用を図
ることができる。
【図１】本発明の実施例によるパケット交換方式を示す
ブロック図である。
ブロック図である。
【図２】本発明の実施例におけるメモリのデータ構成図
である。
である。
【図３】本発明の実施例における固定長パケットの構成
図である。
図である。
【図４】従来のパケット交換方式を示すブロック図であ
る。
る。
１ 送信バッファメモリ
２ 回線
３ 制御プロセッサ
４ 方路別コマンドテーブルメモリ５ 制
御回路 ６，１０，１２，１５ カウンタ ７ 方路別コマンドテーブルアドレスメモリ８，
９，１５ セレクタ １１ 送出回路 １３ フリップフロップ
御回路 ６，１０，１２，１５ カウンタ ７ 方路別コマンドテーブルアドレスメモリ８，
９，１５ セレクタ １１ 送出回路 １３ フリップフロップ
Claims (2)
- 【請求項１】 パケットデータを一定の長さに分割し
、ヘッダ情報等を付加して固定長のパケットにして送出
するパケット交換方式において、（ａ）送出するパケッ
トデータを蓄積する第１の蓄積手段と、（ｂ）前記送出
データのヘッダ情報及び前記第１の蓄積手段における前
記送出データの蓄積アドレスを示す情報を前記ヘッダ情
報ごとに蓄積する第２の蓄積手段と、（ｃ）該第２の蓄
積手段における前記ヘッダ情報の蓄積アドレスを示す情
報を蓄積する第３の蓄積手段とを備え、該第３の蓄積手
段に蓄積された情報により前記第２の蓄積手段の読出ア
ドレスを指定して前記ヘッダ情報ごとに蓄積された各情
報を読出し、前記第２の蓄積手段から読出した前記送出
データの蓄積アドレスを示す情報により前記第１の蓄積
手段の読出アドレスを指定して送出データを読出すこと
を特徴とするパケット交換方式。 - 【請求項２】 （ａ）第２の蓄積手段に、制御データ
の蓄積アドレスを示す情報と、送出データを何個の固定
長データに分割したかを示す情報と、第１の蓄積手段に
蓄積されたパケットが複数個存在することを示す情報と
、前記制御データがもはや存在しないことを示す情報と
をさらに蓄積し、（ｂ）第３の蓄積手段から読出した情
報に基づいて第２の蓄積手段に蓄積された前記制御デー
タをヘッダ情報ごとに読み出す手段と、（ｃ）第２の蓄
積手段から読出された送出データの蓄積アドレスを示す
情報により送出データを読出す手段と、（ｄ）複数個の
固定長ごとに該読出す手段を制御する手段と、（ｇ）前
記制御データの蓄積アドレスをすべてのヘッダ情報ごと
に読み出し、かつすべてのパケットを送出完了したこと
を通知する手段と、（ｈ）前記各手段の動作タイミング
を制御する制御回路とを設けたことを特徴とする請求項
１記載のパケット交換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297091A JP2971157B2 (ja) | 1991-03-19 | 1991-03-19 | パケット交換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297091A JP2971157B2 (ja) | 1991-03-19 | 1991-03-19 | パケット交換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04290034A true JPH04290034A (ja) | 1992-10-14 |
| JP2971157B2 JP2971157B2 (ja) | 1999-11-02 |
Family
ID=12929747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5297091A Expired - Fee Related JP2971157B2 (ja) | 1991-03-19 | 1991-03-19 | パケット交換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2971157B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0697777A2 (en) | 1994-08-02 | 1996-02-21 | Oki Electric Industry Co., Ltd. | Method for cell transmission aknowledge |
-
1991
- 1991-03-19 JP JP5297091A patent/JP2971157B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0697777A2 (en) | 1994-08-02 | 1996-02-21 | Oki Electric Industry Co., Ltd. | Method for cell transmission aknowledge |
| US5740373A (en) * | 1994-08-02 | 1998-04-14 | Oki Electric Industry Co., Ltd. | Packet switching system having communication control unit for sending acknowledgment to the source upon receiving the receive response data associated with the last cell |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2971157B2 (ja) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63280365A (ja) | ダイレクトメモリアクセスオ−ダ競合制御方式 | |
| JPH01180156A (ja) | パケットスイッチング回路 | |
| JPH04290034A (ja) | パケット交換方式 | |
| EP0506688B1 (en) | Packet handling method | |
| JP2738314B2 (ja) | Ｎ＋１冗長構成回線制御装置の切替方式 | |
| JP2674510B2 (ja) | パケット受信装置 | |
| JP2602946B2 (ja) | データ受信方式 | |
| JP2679712B2 (ja) | データ転送装置 | |
| JPS6059432A (ja) | 入出力装置のデ−タバツフア制御方法 | |
| JP3690428B2 (ja) | 音声応答処理システム | |
| JPS5838016B2 (ja) | 自動宛先付加装置 | |
| JP2829120B2 (ja) | データ送信回路 | |
| JPH04241541A (ja) | 通信制御装置 | |
| JP2002215567A (ja) | Ｕｓｂ制御装置 | |
| JP2553128B2 (ja) | データバッファ装置 | |
| JPS6130833A (ja) | デ−タ伝送装置 | |
| JPS5816824B2 (ja) | 蓄積交換方式 | |
| JPH0683733A (ja) | 受信制御方式 | |
| JPH05257865A (ja) | ディスクリプタ制御方式 | |
| JPS63222549A (ja) | 受信バツフア管理装置 | |
| JPS63212242A (ja) | パケツト長変換用ｄｍａコントロ−ラ | |
| JPS62266946A (ja) | 多チヤンネルパケツト受信方式 | |
| JPH0486047A (ja) | 優先処理機能付バッファ回路 | |
| JPS61288252A (ja) | デ−タ転送方式 | |
| JPH03278643A (ja) | パケット交換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990817 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |