JPH04290022A - 自己診断方式 - Google Patents
自己診断方式Info
- Publication number
- JPH04290022A JPH04290022A JP5302791A JP5302791A JPH04290022A JP H04290022 A JPH04290022 A JP H04290022A JP 5302791 A JP5302791 A JP 5302791A JP 5302791 A JP5302791 A JP 5302791A JP H04290022 A JPH04290022 A JP H04290022A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- circuit
- signal
- error
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004092 self-diagnosis Methods 0.000 title claims description 14
- 238000001514 detection method Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 abstract description 3
- 238000012795 verification Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はスタッフ同期方式のディ
ジタル通信に関し、特にディジタル信号のスタッフ同期
処理を行なう回路のエラー検出を行なう自己診断方式に
関する。
ジタル通信に関し、特にディジタル信号のスタッフ同期
処理を行なう回路のエラー検出を行なう自己診断方式に
関する。
【０００２】
【従来の技術】従来のこの種の自己診断方式は、図２に
示すような自己診断部２０にて入力信号と出力信号とを
１ビットずつ照合する。エラー検出のためのパリティ情
報を含んでいる入力信号は、主回路部１０のフレーム同
期回路１２にてフレーム同期がとられ、パリティ比較回
路１１にて信号内パリティ情報と計算により求めたパリ
ティ値とを比較されて、入力信号でのエラーの有無を検
出する。入力信号は加工されずにスタッフ同期回路１４
に送られて、クロックｆ１と非同期なクロックｆ２に周
波数変換される。（ただし、クロックｆ１の周波数＜ク
ロックｆ２の周波数とする。）クロックｆ２に同期され
た信号は余剰ビットに補助信号を補助信号挿入回路１５
にて挿入され、出力信号として送出される。
示すような自己診断部２０にて入力信号と出力信号とを
１ビットずつ照合する。エラー検出のためのパリティ情
報を含んでいる入力信号は、主回路部１０のフレーム同
期回路１２にてフレーム同期がとられ、パリティ比較回
路１１にて信号内パリティ情報と計算により求めたパリ
ティ値とを比較されて、入力信号でのエラーの有無を検
出する。入力信号は加工されずにスタッフ同期回路１４
に送られて、クロックｆ１と非同期なクロックｆ２に周
波数変換される。（ただし、クロックｆ１の周波数＜ク
ロックｆ２の周波数とする。）クロックｆ２に同期され
た信号は余剰ビットに補助信号を補助信号挿入回路１５
にて挿入され、出力信号として送出される。
【０００３】この出力信号は自己診断部２０に入力され
、再度クロックｆ１に同期させるためのデスタッフ回路
２３を通り、被照合信号としてビット照合回路２２へ送
られる。一方、入力信号は、メモリ回路２１にて信号処
理時間分の遅延を与えられて、照合信号となる。ビット
照合回路２２では、被照合信号と照合信号とを１ビット
ずつ相互に照合して、エラーの有無を検出する。エラー
情報は、エラーカウンタ２５にてカウントされ、ある回
数以上のエラーが発生した場合には、回路障害情報を出
力する。また、エラーカウンタ２５は、エラー検出時に
、被照合信号に対する照合信号の位相がずれていると判
断して制御信号を発生し、メモリの読み出し時間を変化
させることにより照合信号の位相をずらして、被照合信
号との位相を合わせている。
、再度クロックｆ１に同期させるためのデスタッフ回路
２３を通り、被照合信号としてビット照合回路２２へ送
られる。一方、入力信号は、メモリ回路２１にて信号処
理時間分の遅延を与えられて、照合信号となる。ビット
照合回路２２では、被照合信号と照合信号とを１ビット
ずつ相互に照合して、エラーの有無を検出する。エラー
情報は、エラーカウンタ２５にてカウントされ、ある回
数以上のエラーが発生した場合には、回路障害情報を出
力する。また、エラーカウンタ２５は、エラー検出時に
、被照合信号に対する照合信号の位相がずれていると判
断して制御信号を発生し、メモリの読み出し時間を変化
させることにより照合信号の位相をずらして、被照合信
号との位相を合わせている。
【０００４】
【発明が解決しようとする課題】以上説明した従来の自
己診断方式には、自己診断部２０が、入力信号のバッフ
ァ用のメモリ回路２０や出力信号のデスタッフ回路２３
を必要とし、その回路規模が大きくなってしまうという
欠点がある。
己診断方式には、自己診断部２０が、入力信号のバッフ
ァ用のメモリ回路２０や出力信号のデスタッフ回路２３
を必要とし、その回路規模が大きくなってしまうという
欠点がある。
【０００５】
【課題を解決するための手段】本発明の自己診断方式は
、エラー検出のためのパリティ情報を含むディジタル信
号を受け、パリティエラー検出後にパリティ立て直しを
行ないスタップ同期処理して出力する主回路部と、この
主回路部の出力信号のパリティエラーの有無を検査して
前記主回路部での障害の有無を検出する自己診断部とを
備えている。
、エラー検出のためのパリティ情報を含むディジタル信
号を受け、パリティエラー検出後にパリティ立て直しを
行ないスタップ同期処理して出力する主回路部と、この
主回路部の出力信号のパリティエラーの有無を検査して
前記主回路部での障害の有無を検出する自己診断部とを
備えている。
【０００６】
【実施例】次に本発明について、図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例のブロック図であ
る。パリティ情報を含んでいる入力信号は、主回路部１
のフレーム同期回路１２でフレーム同期をとり、パリテ
ィ比較回路１１にてエラー検出される。後続のパリティ
立直し回路１３では、正しいパリティへの書き替え（再
生）を行ない、スタッフ同期回路１４にてクロックｆ２
に同期させる。補助信号挿入回路１５では、信号の余剰
ビットに補助信号が挿入され、出力信号となる。
る。パリティ情報を含んでいる入力信号は、主回路部１
のフレーム同期回路１２でフレーム同期をとり、パリテ
ィ比較回路１１にてエラー検出される。後続のパリティ
立直し回路１３では、正しいパリティへの書き替え（再
生）を行ない、スタッフ同期回路１４にてクロックｆ２
に同期させる。補助信号挿入回路１５では、信号の余剰
ビットに補助信号が挿入され、出力信号となる。
【０００８】自己診断部２では、出力信号と、余剰ビッ
トを除いた歯抜けクロックとを受けて、フレーム同期回
路１６にて同期をとり、パリティ比較回路１７にてパリ
ティエラーの有無を検出する。このエラー情報をエラー
カウンタ１８にてカウントし、ある回数以上のエラーが
発生した場合に、回数障害情報として出力する。
トを除いた歯抜けクロックとを受けて、フレーム同期回
路１６にて同期をとり、パリティ比較回路１７にてパリ
ティエラーの有無を検出する。このエラー情報をエラー
カウンタ１８にてカウントし、ある回数以上のエラーが
発生した場合に、回数障害情報として出力する。
【０００９】
【発明の効果】以上説明したように本発明によれば、主
回路部でパリティ立直しをした上で自己診断部でパリテ
ィ検査することにより、従来方式での位相調整用メモリ
回路が不要になり、従来よりも回路規模を小形化できる
。
回路部でパリティ立直しをした上で自己診断部でパリテ
ィ検査することにより、従来方式での位相調整用メモリ
回路が不要になり、従来よりも回路規模を小形化できる
。
【図１】本発明の実施例のブロック図。
【図２】従来方式のブロック図。
１，１０ 主回路部
２，２０ 自己診断部
１１，１７ パリティ比較回路
１２，１６ フレーム同期回路
１３ パリティ立直し回路
１４ スタッフ同期回路
１５ 補助信号挿入回路
１８ エラーカウンタ
Claims (1)
- 【請求項１】 エラー検出のためのパリティ情報を含
むディジタル信号を受け、パリティエラー検出後にパリ
ティ立て直しを行ないスタップ同期処理して出力する主
回路部と、この主回路部の出力信号のパリティエラーの
有無を検査して前記主回路部での障害の有無を検出する
自己診断部とを備えている自己診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5302791A JPH04290022A (ja) | 1991-03-19 | 1991-03-19 | 自己診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5302791A JPH04290022A (ja) | 1991-03-19 | 1991-03-19 | 自己診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04290022A true JPH04290022A (ja) | 1992-10-14 |
Family
ID=12931411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5302791A Pending JPH04290022A (ja) | 1991-03-19 | 1991-03-19 | 自己診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04290022A (ja) |
-
1991
- 1991-03-19 JP JP5302791A patent/JPH04290022A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2578334B2 (ja) | デイジタル伝送方式 | |
| EP0735709B1 (en) | Synchronizing circuit for use in a digital audio signal compressing/expanding system | |
| JPH04290022A (ja) | 自己診断方式 | |
| US5146462A (en) | System and devices for transmitting signals consisting of data blocks | |
| JPH1013398A (ja) | 並列データ位相同期回路 | |
| JPH0431211B2 (ja) | ||
| JPH0669937A (ja) | ループ型伝送路における遅延時間差補正方法および装置 | |
| JP4455738B2 (ja) | 多重化方法とその装置 | |
| JP2658927B2 (ja) | 多重伝送方法およびその装置 | |
| JPH0227850A (ja) | クロック非同期データ検出装置 | |
| NL194630C (nl) | Werkwijze voor het opsporen van een verlies van synchronisatie in een numeriek communicatienet en een terminal voor het toepassen van de werkwijze. | |
| JP2871287B2 (ja) | 信号誤検出方式 | |
| KR0120533B1 (ko) | 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로 | |
| JPS6177438A (ja) | バツフア回路の動作監視方式 | |
| KR940010429B1 (ko) | 동기신호 발생장치 | |
| JP2611722B2 (ja) | エラーフラグ出力回路 | |
| JP2946954B2 (ja) | 装置内監視方法 | |
| JP3491374B2 (ja) | 符号誤り率測定装置 | |
| JP3114688B2 (ja) | パスパタン監視回路 | |
| JPH03226041A (ja) | 擬似同期防止制御方式 | |
| JPS5937752A (ja) | フレ−ム同期方式 | |
| JPH02211729A (ja) | 同期検出回路 | |
| JPH08172444A (ja) | フレームアドレス一致検出方式 | |
| JPH06303585A (ja) | 多重化・分離制御回路 | |
| JPH04929A (ja) | データ受信回路 |