JP2871287B2 - 信号誤検出方式 - Google Patents
信号誤検出方式Info
- Publication number
- JP2871287B2 JP2871287B2 JP4114358A JP11435892A JP2871287B2 JP 2871287 B2 JP2871287 B2 JP 2871287B2 JP 4114358 A JP4114358 A JP 4114358A JP 11435892 A JP11435892 A JP 11435892A JP 2871287 B2 JP2871287 B2 JP 2871287B2
- Authority
- JP
- Japan
- Prior art keywords
- parity
- signal
- clock
- timing
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【0001】
【産業上の利用分野】本発明はディジタル通信のスタッ
フ同期部の誤りを監視する信号誤検出方式に関する。
フ同期部の誤りを監視する信号誤検出方式に関する。
【0002】
【従来の技術】従来の信号誤検出方式は、主信号の空き
部分にパリティ計算した結果を挿入しスタッフ同期部を
通過したのち再度パリティ計算し、主信号に挿入された
パリティ値と比較し誤り検出を行っていた。
部分にパリティ計算した結果を挿入しスタッフ同期部を
通過したのち再度パリティ計算し、主信号に挿入された
パリティ値と比較し誤り検出を行っていた。
【0003】図2の従来例では主信号をn本の並列化し
た信号をスタッフ同期部にて処理することとして説明を
行う。
た信号をスタッフ同期部にて処理することとして説明を
行う。
【0004】n本の並列化した信号D11〜Dn1(以
下主信号と呼ぶ)とクロックCL1を受けたタイミング
抽出部F1ではパリティ計算部CAL1〜CALn、パ
リティ挿入部INSそれそれのタイミング信号TM1,
TM2を作っている。このタイミングを使用してパリテ
ィ計算部CAL1〜CALnではそれぞれの主信号DD
11〜DDn1のパリティ値P11〜Pn1を計算す
る。
下主信号と呼ぶ)とクロックCL1を受けたタイミング
抽出部F1ではパリティ計算部CAL1〜CALn、パ
リティ挿入部INSそれそれのタイミング信号TM1,
TM2を作っている。このタイミングを使用してパリテ
ィ計算部CAL1〜CALnではそれぞれの主信号DD
11〜DDn1のパリティ値P11〜Pn1を計算す
る。
【0005】また、パリティ挿入部INSではこのパリ
ティ値P11〜Pn1を主信号D11〜Dn1のそれぞ
れに挿入する。このパリティ値の挿入してある主信号D
11〜Dn1をスタッフ同期部STでクロックCL2に
同期した主信号DT11〜DTn1に変換される。
ティ値P11〜Pn1を主信号D11〜Dn1のそれぞ
れに挿入する。このパリティ値の挿入してある主信号D
11〜Dn1をスタッフ同期部STでクロックCL2に
同期した主信号DT11〜DTn1に変換される。
【0006】主信号DT11〜DTn1とクロックCL
2を受けたタイミング抽出部F2では、パリティ分離部
DRP及びパリティ計算部CAL21で必要なタイミン
グを抽出しタイミングTM3,TM4を出力する。パリ
ティ分離部DRPではタイミングTM3により主信号D
T11〜DTn1に含まれているパリティ値を分離して
パリティ値OH11〜OHn1を出力する。
2を受けたタイミング抽出部F2では、パリティ分離部
DRP及びパリティ計算部CAL21で必要なタイミン
グを抽出しタイミングTM3,TM4を出力する。パリ
ティ分離部DRPではタイミングTM3により主信号D
T11〜DTn1に含まれているパリティ値を分離して
パリティ値OH11〜OHn1を出力する。
【0007】パリティ計算部CAL21ではタイミング
TM4によりパリティを計算しパリティ値PTY11〜
PTYn1を出力する。パリティ比較部COPではそれ
ぞれパリティ値を比較して(OH11とPTY11、…
…、OHn1とPTYn1のそれぞれの組合わせで比較
する)その結果を足し合わせ誤り信号ERRを出力す
る。よってこの誤り信号ERRを監視することでスタッ
フ同期部STの誤動作を検出することができる。
TM4によりパリティを計算しパリティ値PTY11〜
PTYn1を出力する。パリティ比較部COPではそれ
ぞれパリティ値を比較して(OH11とPTY11、…
…、OHn1とPTYn1のそれぞれの組合わせで比較
する)その結果を足し合わせ誤り信号ERRを出力す
る。よってこの誤り信号ERRを監視することでスタッ
フ同期部STの誤動作を検出することができる。
【0008】
【発明が解決しようとする課題】この従来の信号誤検出
方式では、主信号にパリティ計算した結果を挿入するた
めのタイミング抽出部及びこの主信号に挿入しているパ
リティ値を分離するためのタイミング抽出回路が必要と
なり、また、n本に並列化された主信号それぞれに対し
パリティ計算を行うためにn個のパリティ計算部が必要
となるので回路規模が大きくなるという欠点がある。
方式では、主信号にパリティ計算した結果を挿入するた
めのタイミング抽出部及びこの主信号に挿入しているパ
リティ値を分離するためのタイミング抽出回路が必要と
なり、また、n本に並列化された主信号それぞれに対し
パリティ計算を行うためにn個のパリティ計算部が必要
となるので回路規模が大きくなるという欠点がある。
【0009】
【課題を解決するための手段】本発明の信号誤検出方式
は、第1のクロックの第1のタイミングで主信号に含ま
れる並列化されたn本の信号をパリティ計算し第1のパ
リティ値として出力し、前記第1のクロックの第2のタ
イミングで前記信号をパリティ計算し第2のパリティ値
として出力するパリティ計算部と、前記第1と第2のパ
リティ値と前記主信号とを第2のクロックに同期してそ
れぞれ出力するスタッフ同期部と、前記主信号に含まれ
る並列化されたn本の信号を再度パリティ計算した第3
と第4のパリティ値と前記第1と第2のパリティ値とを
比較し誤信号を出力するパリティ比較部とを有する。
は、第1のクロックの第1のタイミングで主信号に含ま
れる並列化されたn本の信号をパリティ計算し第1のパ
リティ値として出力し、前記第1のクロックの第2のタ
イミングで前記信号をパリティ計算し第2のパリティ値
として出力するパリティ計算部と、前記第1と第2のパ
リティ値と前記主信号とを第2のクロックに同期してそ
れぞれ出力するスタッフ同期部と、前記主信号に含まれ
る並列化されたn本の信号を再度パリティ計算した第3
と第4のパリティ値と前記第1と第2のパリティ値とを
比較し誤信号を出力するパリティ比較部とを有する。
【0010】
【実施例】次に本発明について図面を参照して説明す
る。図1(a)は本発明の一実施例のブロック図、図1
(b)は本実施例のパリティ計算部の動作説明のための
図である。
る。図1(a)は本発明の一実施例のブロック図、図1
(b)は本実施例のパリティ計算部の動作説明のための
図である。
【0011】本実施例は、第1のクロックCLK1の第
1のタイミングT1で主信号D1〜Dnに含まれる並列
化されたn本の信号a1〜anをパリティ計算し第1の
パリティ値Cとして出力し、クロックCLC1の第2の
タイミングT2でn本の信号b1〜bnをパリティ計算
し第2のパリティ値dとして出力するパリティ計算部1
00と、第1と第2のパリティ値c,dと主信号DT1
〜DTnとを第2のクロックCLK2に同期してそれぞ
れ出力するスタッフ同期部200と、主信号DT1〜D
Tnに含まれる並列化されたn本の信号を再度パリティ
計算した第3と第4のパリティ値c′,d′と前記第1
と第2のパリティ値c,dとを比較し誤信号ERを出力
するパリティ比較部300とを有する。
1のタイミングT1で主信号D1〜Dnに含まれる並列
化されたn本の信号a1〜anをパリティ計算し第1の
パリティ値Cとして出力し、クロックCLC1の第2の
タイミングT2でn本の信号b1〜bnをパリティ計算
し第2のパリティ値dとして出力するパリティ計算部1
00と、第1と第2のパリティ値c,dと主信号DT1
〜DTnとを第2のクロックCLK2に同期してそれぞ
れ出力するスタッフ同期部200と、主信号DT1〜D
Tnに含まれる並列化されたn本の信号を再度パリティ
計算した第3と第4のパリティ値c′,d′と前記第1
と第2のパリティ値c,dとを比較し誤信号ERを出力
するパリティ比較部300とを有する。
【0012】次に本実施例の動作について説明する。パ
リティ計算部100は図1(b)において、まずタイミ
ングT1にてn本の主信号中の信号a1〜anをパリテ
ィ計算した結果のパリティ値cをパリティ値Pとして出
力する。次のタイミングT2では、T1と同様に信号b
1〜bnの計算結果であるパリティ値dをパリティ値P
として出力する。他のタイミングも同様にして直列な1
本のパリティ値Pとして出力する。
リティ計算部100は図1(b)において、まずタイミ
ングT1にてn本の主信号中の信号a1〜anをパリテ
ィ計算した結果のパリティ値cをパリティ値Pとして出
力する。次のタイミングT2では、T1と同様に信号b
1〜bnの計算結果であるパリティ値dをパリティ値P
として出力する。他のタイミングも同様にして直列な1
本のパリティ値Pとして出力する。
【0013】スタッフ同期部200では、主信号D1〜
Dnとパリティ値PをクロックCLK2に同期した情報
として主信号DT1〜DTnとパリティ値PTYを出力
する。この2種類の信号(主信号とパリティ値)を受け
たパリティ比較部300では、まず主信号をパリティ計
算部100と同様に再度パリティ計算する。この結果と
スタッフ同期部200からの出力信号であるパリティ値
PTYと比較して誤り信号ERを出力する。
Dnとパリティ値PをクロックCLK2に同期した情報
として主信号DT1〜DTnとパリティ値PTYを出力
する。この2種類の信号(主信号とパリティ値)を受け
たパリティ比較部300では、まず主信号をパリティ計
算部100と同様に再度パリティ計算する。この結果と
スタッフ同期部200からの出力信号であるパリティ値
PTYと比較して誤り信号ERを出力する。
【0014】
【発明の効果】以上説明したように本発明は、第1のク
ロックの第1のタイミングで主信号に含まれる並列化さ
れたn本の信号をパリティ計算し第1のパリティ値とし
て出力し、前記第1のクロク第2のタイミングで前記信
号をパリティ計算し第2のパリティ値として出力するパ
リティ計算部と、前記第1と第2のパリティ値と前記主
信号とを第2のクロックに同期してそれぞれ出力するス
タッフ同期部と、前記主信号に含まれる並列化されたn
本の信号を再度パリティ計算した第3と第4のパリティ
値と前記第1と第2のパリティ値とを比較し誤信号を出
力するパリティ比較部とを有することにより、スタッフ
同期部の故障を検出する回路の構成を少くすることがで
きる。
ロックの第1のタイミングで主信号に含まれる並列化さ
れたn本の信号をパリティ計算し第1のパリティ値とし
て出力し、前記第1のクロク第2のタイミングで前記信
号をパリティ計算し第2のパリティ値として出力するパ
リティ計算部と、前記第1と第2のパリティ値と前記主
信号とを第2のクロックに同期してそれぞれ出力するス
タッフ同期部と、前記主信号に含まれる並列化されたn
本の信号を再度パリティ計算した第3と第4のパリティ
値と前記第1と第2のパリティ値とを比較し誤信号を出
力するパリティ比較部とを有することにより、スタッフ
同期部の故障を検出する回路の構成を少くすることがで
きる。
【図1】本発明の一実施例のブロック図(a)およびタ
イミング図(b)である。
イミング図(b)である。
【図2】従来の信号誤検出方式の一例のブロック図であ
る。
る。
100 パリティ計算部 200 スタッフ同期部 300 パリティ比較部 CLC1,2 クロック D1〜Dn,DT1〜DTn 主信号 ER 誤信号
Claims (1)
- 【請求項1】 第1のクロックの第1のタイミングで主
信号に含まれる並列化されたn本の信号をパリティ計算
し第1のパリティ値として出力し、前記第1のクロック
の第2のタイミングで前記信号をパリティ計算し第2の
パリティ値として出力するパリティ計算部と、前記第1
と第2のパリティ値と前記主信号とを第2のクロックに
同期してそれぞれ出力するスタッフ同期部と、前記主信
号に含まれる並列化されたn本の信号を再度パリティ計
算した第3と第4のパリティ値と前記第1と第2のパリ
ティ値とを比較し誤信号を出力するパリティ比較部とを
有することを特徴とする信号誤検出方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4114358A JP2871287B2 (ja) | 1992-05-07 | 1992-05-07 | 信号誤検出方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4114358A JP2871287B2 (ja) | 1992-05-07 | 1992-05-07 | 信号誤検出方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05316069A JPH05316069A (ja) | 1993-11-26 |
JP2871287B2 true JP2871287B2 (ja) | 1999-03-17 |
Family
ID=14635730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4114358A Expired - Lifetime JP2871287B2 (ja) | 1992-05-07 | 1992-05-07 | 信号誤検出方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2871287B2 (ja) |
-
1992
- 1992-05-07 JP JP4114358A patent/JP2871287B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05316069A (ja) | 1993-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4920535A (en) | Demultiplexer system | |
JP2578334B2 (ja) | デイジタル伝送方式 | |
JP2871287B2 (ja) | 信号誤検出方式 | |
US7881290B2 (en) | Serial interface circuit and serial receiver | |
EP0530030B1 (en) | Circuit for detecting a synchronizing signal in frame synchronized data transmission | |
KR0147110B1 (ko) | 디브이씨알의 동기신호검출장치 | |
JP3156273B2 (ja) | ポインタ処理回路 | |
JPH073730B2 (ja) | スキュー補正回路 | |
JP2658927B2 (ja) | 多重伝送方法およびその装置 | |
JPH0614640B2 (ja) | フレ−ム同期回路 | |
JP2581121B2 (ja) | スキュー補正回路 | |
JP2611722B2 (ja) | エラーフラグ出力回路 | |
JPH07234908A (ja) | 磁性コード信号の分離処理回路 | |
JPS6335035A (ja) | スタツフ多重化装置用ビツト照合装置 | |
JP2990094B2 (ja) | フレーム同期回路 | |
JPH05252131A (ja) | フレームパターン分散配置型多重変換装置における同期方式 | |
JP2546286B2 (ja) | 並列同期回路 | |
JPH1065661A (ja) | フレーム同期保護回路 | |
JPS61214633A (ja) | ス−パ−・フレ−ムの同期方式 | |
JPS63120536A (ja) | スタツフ同期多重変換装置のビツト照合監視装置 | |
JPS62209934A (ja) | フレ−ム同期装置 | |
JPH0430234A (ja) | エラー検出回路 | |
JPH0415649B2 (ja) | ||
JPS63308423A (ja) | 多重処理形同期回路 | |
JPH07154359A (ja) | ポインタ付替回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981208 |