JPH07234908A - 磁性コード信号の分離処理回路 - Google Patents
磁性コード信号の分離処理回路Info
- Publication number
- JPH07234908A JPH07234908A JP6049714A JP4971494A JPH07234908A JP H07234908 A JPH07234908 A JP H07234908A JP 6049714 A JP6049714 A JP 6049714A JP 4971494 A JP4971494 A JP 4971494A JP H07234908 A JPH07234908 A JP H07234908A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- code signal
- clock
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 磁気カードに設置されたクロック磁性コード
とデータ磁性コードの読み取り信号を受け、データ磁性
コード信号の遅れを是正してクロックコード信号と磁性
コード信号を分離出力する磁性コード信号の分離処理回
路を提供する。 【構成】 磁性コード信号の分離処理回路を信号分離回
路12と遅延回路14により構成する。信号分離回路12はＡ
ＮＤ回路７とＥＸＯＲ回路13で構成し、データコード読
み取り信号とクロックコード読み取り信号をＡＮＤ回路
７によりＡＮＤ処理し、データコード信号を分離出力す
る。ＥＸＯＲ回路13はデータとクロックの両読み取り信
号の排他的論理和処理を行い、クロックコード信号を分
離出力する。遅延回路14はクロックデータコード信号を
遅延させ、データコード信号のＨレベルをクロックコー
ド信号の立ち上がりに一致させる。
とデータ磁性コードの読み取り信号を受け、データ磁性
コード信号の遅れを是正してクロックコード信号と磁性
コード信号を分離出力する磁性コード信号の分離処理回
路を提供する。 【構成】 磁性コード信号の分離処理回路を信号分離回
路12と遅延回路14により構成する。信号分離回路12はＡ
ＮＤ回路７とＥＸＯＲ回路13で構成し、データコード読
み取り信号とクロックコード読み取り信号をＡＮＤ回路
７によりＡＮＤ処理し、データコード信号を分離出力す
る。ＥＸＯＲ回路13はデータとクロックの両読み取り信
号の排他的論理和処理を行い、クロックコード信号を分
離出力する。遅延回路14はクロックデータコード信号を
遅延させ、データコード信号のＨレベルをクロックコー
ド信号の立ち上がりに一致させる。
Description
【０００１】
【産業上の利用分野】本発明は、磁気カードから読み込
んだクロックコードとデータコードを分離して出力する
磁性コード信号の分離処理回路に関するものである。
んだクロックコードとデータコードを分離して出力する
磁性コード信号の分離処理回路に関するものである。
【０００２】
【従来の技術】図４に示すように、磁気カード１にはク
ロック磁性コード２と、暗証番号等のデータ磁性コード
３が設置されており、この磁気カード１を用いて入室管
理、オートロックの開錠制御等、様々な用途に供されて
いる。
ロック磁性コード２と、暗証番号等のデータ磁性コード
３が設置されており、この磁気カード１を用いて入室管
理、オートロックの開錠制御等、様々な用途に供されて
いる。
【０００３】図６は磁気カード１の設置情報の読み取り
信号の処理回路の一例を示したもので、磁気カード１に
設置されているクロック磁性コード２とデータ磁性コー
ド３は磁気センサ４ａ，４ｂにより読み取られる。例え
ばカード１を表側にしたときには、磁気センサ４ａによ
りクロック磁性コード２が読み取られて、図７の（ａ）
に示すようなほぼ正弦波状の連続信号がチャンネル１
（ＣＨ１）の信号として出力され、データ磁性コード３
は磁気センサ４ｂにより読み取られ、図７の（ｂ）に示
すような略正弦波状をした不連続の信号がチャンネル２
（ＣＨ２）の信号として出力される。磁気カード１を裏
返しにして磁性コードが読み取られたときには、図７の
（ｃ）に示すように、磁気センサ４ａで読み取られるデ
ータ磁性コード３がチャンネル１（ＣＨ１）の信号とし
て、磁気センサ４ｂで読み取られるクロック磁性コード
２がチャンネル２（ＣＨ２）の信号として出力され、磁
気カード１を表側にしたときと裏側にしたときでは、チ
ャンネル１とチャンネル２の信号が逆になって出力され
る。
信号の処理回路の一例を示したもので、磁気カード１に
設置されているクロック磁性コード２とデータ磁性コー
ド３は磁気センサ４ａ，４ｂにより読み取られる。例え
ばカード１を表側にしたときには、磁気センサ４ａによ
りクロック磁性コード２が読み取られて、図７の（ａ）
に示すようなほぼ正弦波状の連続信号がチャンネル１
（ＣＨ１）の信号として出力され、データ磁性コード３
は磁気センサ４ｂにより読み取られ、図７の（ｂ）に示
すような略正弦波状をした不連続の信号がチャンネル２
（ＣＨ２）の信号として出力される。磁気カード１を裏
返しにして磁性コードが読み取られたときには、図７の
（ｃ）に示すように、磁気センサ４ａで読み取られるデ
ータ磁性コード３がチャンネル１（ＣＨ１）の信号とし
て、磁気センサ４ｂで読み取られるクロック磁性コード
２がチャンネル２（ＣＨ２）の信号として出力され、磁
気カード１を表側にしたときと裏側にしたときでは、チ
ャンネル１とチャンネル２の信号が逆になって出力され
る。
【０００４】磁気センサ４ａ，４ｂの出力信号は増幅回
路５ａ，５ｂに取り込まれる。この増幅回路５ａ，５ｂ
では入力信号をスレッシュホールド電位Ｖthでレベル分
別して矩形のパルス信号に変換し、さらにこれが増幅さ
れて信号分離回路６に加えられる。信号分離回路６はチ
ャンネル１の信号とチャンネル２の信号を受けて磁気カ
ード１が表裏何れの態様で読み取られた場合において
も、クロック磁性コード２の読み取り信号とデータ磁性
コード３の読み取り信号を同一の形態で分離して出力す
る。
路５ａ，５ｂに取り込まれる。この増幅回路５ａ，５ｂ
では入力信号をスレッシュホールド電位Ｖthでレベル分
別して矩形のパルス信号に変換し、さらにこれが増幅さ
れて信号分離回路６に加えられる。信号分離回路６はチ
ャンネル１の信号とチャンネル２の信号を受けて磁気カ
ード１が表裏何れの態様で読み取られた場合において
も、クロック磁性コード２の読み取り信号とデータ磁性
コード３の読み取り信号を同一の形態で分離して出力す
る。
【０００５】従来の信号分離回路６は図５に示すよう
に、ＡＮＤ回路７とＯＲ回路８の組み合わせによって形
成され、ＡＮＤ回路７は図８の（ａ）に示す矩形パルス
のクロック磁性コード信号と同図の（ｂ）に示す矩形パ
ルスのデータ磁性コード信号をＡＮＤ処理して同図の
（ｃ）に示すデータコード信号を出力し、ＯＲ回路８は
クロック磁性コード信号とデータ磁性信号をＯＲ処理し
て同図の（ｄ）に示すクロックコード信号を出力する。
に、ＡＮＤ回路７とＯＲ回路８の組み合わせによって形
成され、ＡＮＤ回路７は図８の（ａ）に示す矩形パルス
のクロック磁性コード信号と同図の（ｂ）に示す矩形パ
ルスのデータ磁性コード信号をＡＮＤ処理して同図の
（ｃ）に示すデータコード信号を出力し、ＯＲ回路８は
クロック磁性コード信号とデータ磁性信号をＯＲ処理し
て同図の（ｄ）に示すクロックコード信号を出力する。
【０００６】この信号分離回路６の出力信号はシフトレ
ジスタ10に加えられる。シフトレジスタ10では、クロッ
クコード信号の立ち上がりのタイミングに合わせてデー
タコード信号を読み取り、このデータコードの読み取り
シリアル信号をパラレル信号に変換して正誤判定回路11
に加える。正誤判定回路11には登録コードが予め与えら
れており、この登録コードとシフトレジスタ10から加え
られるデータコード信号とを比較参照し、データコード
信号が登録コードに不一致のときにはエラーの表示が行
われ、データコード信号が登録コードに一致したときに
はオートロックの開錠等を行う。
ジスタ10に加えられる。シフトレジスタ10では、クロッ
クコード信号の立ち上がりのタイミングに合わせてデー
タコード信号を読み取り、このデータコードの読み取り
シリアル信号をパラレル信号に変換して正誤判定回路11
に加える。正誤判定回路11には登録コードが予め与えら
れており、この登録コードとシフトレジスタ10から加え
られるデータコード信号とを比較参照し、データコード
信号が登録コードに不一致のときにはエラーの表示が行
われ、データコード信号が登録コードに一致したときに
はオートロックの開錠等を行う。
【０００７】
【発明が解決しようとする課題】一般に、磁気カード１
に設置されているクロック磁性コードの読み取り信号は
連続した正弦波状の信号形態で得られ、データ磁性コー
ドの読み取り信号は単一パルスに近い不連続の信号形態
で得られる。磁気カードやそのカードリーダの小型化に
伴い、磁気カード１に設置する磁性コードの設置間隔が
狭くなり、磁性コードの読み取り信号に波形歪が出易く
なり、その上、信号分離回路６で信号処理を行う場合、
連続したクロックコード信号に対して、単一パルスに近
い不連続のデータコード信号は５〜50ｍ sec遅れること
が明らかとなっている。すなわち、ＡＮＤ回路７でＡＮ
Ｄ処理してデータコード信号を出力し、ＯＲ回路８でＯ
Ｒ処理してクロックコード信号を出力する方式では、図
８に示すように、波形歪等によりデータ磁性コードの読
み取り信号のパルス幅はクロック磁性コードの読み取り
信号のパルス幅よりも大きくなる等に起因してＡＮＤ回
路出力のデータコード信号が、ＯＲ回路出力のクロック
コード信号に対して、Δｔの遅れが生じる。このため、
次のシフトレジスタ10でクロックコード信号の立ち上が
りにタイミングを合わせてデータコード信号を読み込も
うとしても、そのデータコード信号の読み取りができ
ず、読み取りエラーが生じるという問題があった。
に設置されているクロック磁性コードの読み取り信号は
連続した正弦波状の信号形態で得られ、データ磁性コー
ドの読み取り信号は単一パルスに近い不連続の信号形態
で得られる。磁気カードやそのカードリーダの小型化に
伴い、磁気カード１に設置する磁性コードの設置間隔が
狭くなり、磁性コードの読み取り信号に波形歪が出易く
なり、その上、信号分離回路６で信号処理を行う場合、
連続したクロックコード信号に対して、単一パルスに近
い不連続のデータコード信号は５〜50ｍ sec遅れること
が明らかとなっている。すなわち、ＡＮＤ回路７でＡＮ
Ｄ処理してデータコード信号を出力し、ＯＲ回路８でＯ
Ｒ処理してクロックコード信号を出力する方式では、図
８に示すように、波形歪等によりデータ磁性コードの読
み取り信号のパルス幅はクロック磁性コードの読み取り
信号のパルス幅よりも大きくなる等に起因してＡＮＤ回
路出力のデータコード信号が、ＯＲ回路出力のクロック
コード信号に対して、Δｔの遅れが生じる。このため、
次のシフトレジスタ10でクロックコード信号の立ち上が
りにタイミングを合わせてデータコード信号を読み込も
うとしても、そのデータコード信号の読み取りができ
ず、読み取りエラーが生じるという問題があった。
【０００８】本発明は上記従来の課題を解決するために
なされたものであり、その目的は、データコード信号の
歪および信号処理の遅れに起因してデータコード信号の
読み取りエラーが生じるということのない信頼性の高い
磁性コード信号の分離処理回路を提供することにある。
なされたものであり、その目的は、データコード信号の
歪および信号処理の遅れに起因してデータコード信号の
読み取りエラーが生じるということのない信頼性の高い
磁性コード信号の分離処理回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成されている。すなわち、本
発明は、磁気カードに設置されたクロック磁性コードと
データ磁性コードの読み取り信号を受けて両コードの読
み取り信号を分離出力する回路であって、該回路は両コ
ードの読み取り信号を受けてデータコード信号を分離出
力するＡＮＤ回路と、両コードの読み取り信号を受けて
クロックコード信号を分離出力するＥＸＯＲ回路とを有
して構成されていることを特徴としており、また、前記
ＡＮＤ回路の出力側にクロックコード信号の立ち上がり
で、確実にデータ信号の有無を判別するための遅延回路
が設けられていることも本発明の特徴的な構成である。
するために、次のように構成されている。すなわち、本
発明は、磁気カードに設置されたクロック磁性コードと
データ磁性コードの読み取り信号を受けて両コードの読
み取り信号を分離出力する回路であって、該回路は両コ
ードの読み取り信号を受けてデータコード信号を分離出
力するＡＮＤ回路と、両コードの読み取り信号を受けて
クロックコード信号を分離出力するＥＸＯＲ回路とを有
して構成されていることを特徴としており、また、前記
ＡＮＤ回路の出力側にクロックコード信号の立ち上がり
で、確実にデータ信号の有無を判別するための遅延回路
が設けられていることも本発明の特徴的な構成である。
【００１０】
【作用】本発明では、矩形パルスのクロック磁性コード
の読み取り信号とデータ磁性コードの読み取り信号がＡ
ＮＤ回路とＥＸＯＲ回路にそれぞれ加えられる。ＡＮＤ
回路では両コードの読み取り信号をＡＮＤ処理して両コ
ードの読み取り信号からデータコード信号を分離して出
力する。その一方で、ＥＸＯＲ回路は両コードの読み取
り信号を排他的論理和処理して両コードの読み取り信号
からクロックコード信号を分離して出力する。
の読み取り信号とデータ磁性コードの読み取り信号がＡ
ＮＤ回路とＥＸＯＲ回路にそれぞれ加えられる。ＡＮＤ
回路では両コードの読み取り信号をＡＮＤ処理して両コ
ードの読み取り信号からデータコード信号を分離して出
力する。その一方で、ＥＸＯＲ回路は両コードの読み取
り信号を排他的論理和処理して両コードの読み取り信号
からクロックコード信号を分離して出力する。
【００１１】このクロック磁性コードの読み取り信号と
データ磁性コードの読み取り信号の各論理処理により、
データコード信号の立ち上がりは必ずクロックコード信
号の立ち下がりに、データコード信号の立ち下がりはク
ロックコード信号の立ち上がりにそれぞれ必ず一致した
パルス波形となり、このクロックコード信号に対し、デ
ータコード信号を所定時間遅延することにより、クロッ
クコード信号の立ち上がりにタイミングを合わせてデー
タコード信号の読み取りが確実に行われる。
データ磁性コードの読み取り信号の各論理処理により、
データコード信号の立ち上がりは必ずクロックコード信
号の立ち下がりに、データコード信号の立ち下がりはク
ロックコード信号の立ち上がりにそれぞれ必ず一致した
パルス波形となり、このクロックコード信号に対し、デ
ータコード信号を所定時間遅延することにより、クロッ
クコード信号の立ち上がりにタイミングを合わせてデー
タコード信号の読み取りが確実に行われる。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、以下の実施例の説明において、従来例と同
一の部分には同一符号を付し、その重複説明は省略す
る。図１には本発明に係る磁性コード信号の分離処理回
路の一実施例が示されており、図２にはその回路の信号
処理のタイムチャートが、図３には本実施例の回路を用
いた磁気カード読み取り信号の処理回路が示されてい
る。
する。なお、以下の実施例の説明において、従来例と同
一の部分には同一符号を付し、その重複説明は省略す
る。図１には本発明に係る磁性コード信号の分離処理回
路の一実施例が示されており、図２にはその回路の信号
処理のタイムチャートが、図３には本実施例の回路を用
いた磁気カード読み取り信号の処理回路が示されてい
る。
【００１３】本実施例において特徴的なことは、クロッ
クコード信号とデータコード信号を分離する信号分離回
路12を図１に示すようにＡＮＤ回路７とＥＸＯＲ回路13
とを組み合わせることによって構成し、ＡＮＤ回路７の
出力側に遅延回路14を設けたことであり、それ以外の構
成は前記従来例と同様である。なお、遅延回路14と信号
分離回路12によって磁性コード信号の分離処理回路が構
成される。
クコード信号とデータコード信号を分離する信号分離回
路12を図１に示すようにＡＮＤ回路７とＥＸＯＲ回路13
とを組み合わせることによって構成し、ＡＮＤ回路７の
出力側に遅延回路14を設けたことであり、それ以外の構
成は前記従来例と同様である。なお、遅延回路14と信号
分離回路12によって磁性コード信号の分離処理回路が構
成される。
【００１４】本実施例では、従来例と同様に、磁気カー
ドから磁気センサ４ａ，４ｂより読み取られたクロック
コード信号とデータコード信号がスレッシュホールド電
位Ｖthによりレベル分別されて信号分離回路12に加えら
れる。この信号分離回路12のＡＮＤ回路７は、図２の
（ａ）に示すクロックコード信号と、同図の（ｂ）に示
すデータコード信号をＡＮＤ処理して、同図の（ｄ）に
示すデータコード信号を分離出力する。その一方で、Ｅ
ＸＯＲ回路13はクロックコード信号とデータコード信号
の排他的論理和処理を行い、同図の（ｃ）に示すような
クロックコード信号を分離出力する。
ドから磁気センサ４ａ，４ｂより読み取られたクロック
コード信号とデータコード信号がスレッシュホールド電
位Ｖthによりレベル分別されて信号分離回路12に加えら
れる。この信号分離回路12のＡＮＤ回路７は、図２の
（ａ）に示すクロックコード信号と、同図の（ｂ）に示
すデータコード信号をＡＮＤ処理して、同図の（ｄ）に
示すデータコード信号を分離出力する。その一方で、Ｅ
ＸＯＲ回路13はクロックコード信号とデータコード信号
の排他的論理和処理を行い、同図の（ｃ）に示すような
クロックコード信号を分離出力する。
【００１５】図２の（ｃ）および（ｄ）に示すように、
信号分離回路12から出力されるデータコード信号Ｐ
D は、必ず、クロックコード信号Ｐ1 の立ち下がりで立
ち上がり、クロックコード信号Ｐ2 の立ち上がりで立ち
下がる波形の信号となる。そして、このデータコード信
号ＰD のパルス幅は図２の（ａ）に示すクロックコード
信号のパルス幅に一致したものとなる。
信号分離回路12から出力されるデータコード信号Ｐ
D は、必ず、クロックコード信号Ｐ1 の立ち下がりで立
ち上がり、クロックコード信号Ｐ2 の立ち上がりで立ち
下がる波形の信号となる。そして、このデータコード信
号ＰD のパルス幅は図２の（ａ）に示すクロックコード
信号のパルス幅に一致したものとなる。
【００１６】前記ＡＮＤ回路７から出力されるクロック
コード信号は遅延回路14に加えられる。遅延回路14はＯ
Ｒ回路15ａ，15ｂを直列に接続した回路等で構成でき、
この遅延回路14により、ＡＮＤ回路７から出力されるデ
ータコード信号は図２の（ｅ）に示すように、遅延回路
14による伝達遅延時間分だけ遅延処理され、これによ
り、クロックコード信号Ｐ2 の立ち上がり位置は必ずデ
ータコード信号ＰE のＨレベル位置に一致する。
コード信号は遅延回路14に加えられる。遅延回路14はＯ
Ｒ回路15ａ，15ｂを直列に接続した回路等で構成でき、
この遅延回路14により、ＡＮＤ回路７から出力されるデ
ータコード信号は図２の（ｅ）に示すように、遅延回路
14による伝達遅延時間分だけ遅延処理され、これによ
り、クロックコード信号Ｐ2 の立ち上がり位置は必ずデ
ータコード信号ＰE のＨレベル位置に一致する。
【００１７】シフトレジスタ10においては、クロックコ
ード信号の立ち上がり位置にタイミングを合わせてデー
タコード信号の読み取りを行うが、前記のように、遅延
回路14の遅延処理により、クロックコード信号Ｐ2 の立
ち上がりとデータコード信号ＰE のＨレベル（ハイレベ
ル）が必ず一致するので、クロックコード信号の立ち上
がりにタイミングを合わせてデータコード信号を読み取
るとき、データコード信号は誤りなく確実に読み取られ
ることとなり、従来例のようにデータコード信号の波形
歪および信号分離回路６の信号処理に伴うデータコード
信号の遅れに起因してデータコード信号の読み取りエラ
ーが生じるということが全くなくなり、信号処理の信頼
性が格段に高められる。
ード信号の立ち上がり位置にタイミングを合わせてデー
タコード信号の読み取りを行うが、前記のように、遅延
回路14の遅延処理により、クロックコード信号Ｐ2 の立
ち上がりとデータコード信号ＰE のＨレベル（ハイレベ
ル）が必ず一致するので、クロックコード信号の立ち上
がりにタイミングを合わせてデータコード信号を読み取
るとき、データコード信号は誤りなく確実に読み取られ
ることとなり、従来例のようにデータコード信号の波形
歪および信号分離回路６の信号処理に伴うデータコード
信号の遅れに起因してデータコード信号の読み取りエラ
ーが生じるということが全くなくなり、信号処理の信頼
性が格段に高められる。
【００１８】なお、本発明は上記実施例に限定されるこ
とはなく、様々な実施の態様を採り得る。例えば、上記
実施例では説明を簡単にするために、磁気カード１に１
系列のクロック磁性コードと、１系列のデータ磁性コー
ドを設置した場合について説明したが、クロック磁性コ
ードを複数系列形成したものにおいても本発明が適用さ
れる。
とはなく、様々な実施の態様を採り得る。例えば、上記
実施例では説明を簡単にするために、磁気カード１に１
系列のクロック磁性コードと、１系列のデータ磁性コー
ドを設置した場合について説明したが、クロック磁性コ
ードを複数系列形成したものにおいても本発明が適用さ
れる。
【００１９】また、上記実施例では遅延回路14をＯＲ回
路15ａ，15ｂの直列回路によって形成したが、ＡＮＤ回
路を直列接続した回路やインバータ回路を直列接続した
回路によって構成することもできる。遅延回路14はデー
タコード信号パルスの立ち下がりがクロックコード信号
パルスの立ち上がりより遅延させる回路であれば、他構
成の回路を用いても構わない。
路15ａ，15ｂの直列回路によって形成したが、ＡＮＤ回
路を直列接続した回路やインバータ回路を直列接続した
回路によって構成することもできる。遅延回路14はデー
タコード信号パルスの立ち下がりがクロックコード信号
パルスの立ち上がりより遅延させる回路であれば、他構
成の回路を用いても構わない。
【００２０】さらに、信号分離回路12はＡＮＤ回路７と
ＥＸＯＲ回路13の組み合わせにより構成したが、クロッ
クコード信号の立ち上がりあるいは立ち下がりにデータ
コード信号の立ち上がりを一致処理できる回路であれば
他の回路でもよく、論理解析を行うことにより、同様な
機能を有する回路を求め、これを信号分離回路として構
成することができる。
ＥＸＯＲ回路13の組み合わせにより構成したが、クロッ
クコード信号の立ち上がりあるいは立ち下がりにデータ
コード信号の立ち上がりを一致処理できる回路であれば
他の回路でもよく、論理解析を行うことにより、同様な
機能を有する回路を求め、これを信号分離回路として構
成することができる。
【００２１】
【発明の効果】本発明は、磁気カードに設置されたクロ
ック磁性コードとデータ磁性コードの読み取り信号を分
離する回路をＡＮＤ回路とＥＸＯＲ回路の組み合わせに
よって構成し、クロック磁性コードの読み取り信号をＡ
ＮＤ処理してＡＮＤ回路によりデータコード信号を分離
出力し、ＥＸＯＲ回路の排他的論理和処理により、クロ
ックコード信号を分離出力するように構成したものであ
るから、データコード信号の立ち上がりはクロックコー
ド信号の立ち下がりに一致し、かつ、データコード信号
の立ち下がりがクロックコード信号の立ち上がりに必ず
一致することとなる。したがって、クロックコード信号
にタイミングを合わせてデータコード信号を読み取るこ
とができ、これにより、データコード信号を読み取りエ
ラーなく確実に読み取ることができ、信号処理の信頼性
が格段に高められることとなる。
ック磁性コードとデータ磁性コードの読み取り信号を分
離する回路をＡＮＤ回路とＥＸＯＲ回路の組み合わせに
よって構成し、クロック磁性コードの読み取り信号をＡ
ＮＤ処理してＡＮＤ回路によりデータコード信号を分離
出力し、ＥＸＯＲ回路の排他的論理和処理により、クロ
ックコード信号を分離出力するように構成したものであ
るから、データコード信号の立ち上がりはクロックコー
ド信号の立ち下がりに一致し、かつ、データコード信号
の立ち下がりがクロックコード信号の立ち上がりに必ず
一致することとなる。したがって、クロックコード信号
にタイミングを合わせてデータコード信号を読み取るこ
とができ、これにより、データコード信号を読み取りエ
ラーなく確実に読み取ることができ、信号処理の信頼性
が格段に高められることとなる。
【００２２】また、ＡＮＤ回路の出力側にデータコード
信号の遅れ分だけクロックコード信号を遅延させる遅延
回路を設けた構成のものにあっては、データコード信号
のＨレベルがクロックコード信号の立ち上がりに必ず一
致することとなり、したがって、クロックコードの立ち
上がりにタイミングを合わせてデータコード信号を読み
取ることにより、データコード信号をエラーなく読み取
ることができ、同様に信号処理の信頼性を格段に高める
ことができる。
信号の遅れ分だけクロックコード信号を遅延させる遅延
回路を設けた構成のものにあっては、データコード信号
のＨレベルがクロックコード信号の立ち上がりに必ず一
致することとなり、したがって、クロックコードの立ち
上がりにタイミングを合わせてデータコード信号を読み
取ることにより、データコード信号をエラーなく読み取
ることができ、同様に信号処理の信頼性を格段に高める
ことができる。
【００２３】上記のように、データコード信号の読み取
りの信頼性が格段に高められることと相俟って、磁気カ
ードおよびそのカードリーダの小型化に十分対応できる
こととなる。その上、カードリーダにより読まれたデー
タコード信号にたとえ歪が生じても、この歪の影響を受
けずにデータコード信号を正しくクロックコード信号に
タイミングを合わせて分離することができるものとな
り、今までにない画期的な磁性コード信号の分離処理回
路を提供することができる。
りの信頼性が格段に高められることと相俟って、磁気カ
ードおよびそのカードリーダの小型化に十分対応できる
こととなる。その上、カードリーダにより読まれたデー
タコード信号にたとえ歪が生じても、この歪の影響を受
けずにデータコード信号を正しくクロックコード信号に
タイミングを合わせて分離することができるものとな
り、今までにない画期的な磁性コード信号の分離処理回
路を提供することができる。
【図１】本発明に係る磁性コード信号の分離処理回路の
一実施例を示す回路構成図である。
一実施例を示す回路構成図である。
【図２】同実施例の回路を用いた信号処理のタイムチャ
ートである。
ートである。
【図３】同実施例の回路を用いた信号読み取り処理回路
のブロック図である。
のブロック図である。
【図４】磁性コードが設置されている磁気カードの説明
図である。
図である。
【図５】磁気カードから読み取られたクロックコード信
号とデータコード信号を分離出力する従来の回路図であ
る。
号とデータコード信号を分離出力する従来の回路図であ
る。
【図６】図５の回路を組み込んだ磁気カードの読み取り
処理回路を示すブロック図である。
処理回路を示すブロック図である。
【図７】磁気センサによる磁気カードの読み取り信号を
カードを表側から読んだ信号と裏側から読んだ信号とを
比較状態で示す波形説明図である。
カードを表側から読んだ信号と裏側から読んだ信号とを
比較状態で示す波形説明図である。
【図８】従来の信号分離回路の動作状態を示す信号波形
のタイムチャートである。
のタイムチャートである。
７ ＡＮＤ回路 12 信号分離回路 13 ＥＸＯＲ回路 14 遅延回路
Claims (2)
- 【請求項１】 磁気カードに設置されたクロック磁性コ
ードとデータ磁性コードの読み取り信号を受けて両コー
ドの読み取り信号を分離出力する回路であって、該回路
は両コードの読み取り信号を受けてデータコード信号を
分離出力するＡＮＤ回路と、両コードの読み取り信号を
受けてクロックコード信号を分離出力するＥＸＯＲ回路
とを有して構成されている磁性コード信号の分離処理回
路。 - 【請求項２】 ＡＮＤ回路の出力側に、ＥＸＯＲ回路の
出力側から得られるクロック信号で、データコード信号
の有無を読み取るための遅延回路が設けられている請求
項１記載の磁性コード信号の分離処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6049714A JPH07234908A (ja) | 1994-02-23 | 1994-02-23 | 磁性コード信号の分離処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6049714A JPH07234908A (ja) | 1994-02-23 | 1994-02-23 | 磁性コード信号の分離処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07234908A true JPH07234908A (ja) | 1995-09-05 |
Family
ID=12838863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6049714A Pending JPH07234908A (ja) | 1994-02-23 | 1994-02-23 | 磁性コード信号の分離処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07234908A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4822505A (en) * | 1987-07-31 | 1989-04-18 | Exxon Research And Engineering Company | Load-carrying grease |
| US5102566A (en) * | 1987-10-02 | 1992-04-07 | Exxon Chemical Patents Inc. | Low ash lubricant compositions for internal combustion engines (pt-727) |
-
1994
- 1994-02-23 JP JP6049714A patent/JPH07234908A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4822505A (en) * | 1987-07-31 | 1989-04-18 | Exxon Research And Engineering Company | Load-carrying grease |
| US5102566A (en) * | 1987-10-02 | 1992-04-07 | Exxon Chemical Patents Inc. | Low ash lubricant compositions for internal combustion engines (pt-727) |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200980A (en) | Digital bi phase data recovery system | |
| JP3395210B2 (ja) | 同期信号検出器及び同期信号検出方法 | |
| US4761651A (en) | Pulse discriminating system for reply signals in a transponder | |
| JPH07234908A (ja) | 磁性コード信号の分離処理回路 | |
| EP0530030B1 (en) | Circuit for detecting a synchronizing signal in frame synchronized data transmission | |
| US4607378A (en) | Detector for detecting sync bits in a stream of data bits | |
| US6996201B2 (en) | Data receiving system robust against jitter of clock | |
| JPS5916454B2 (ja) | デ−タ信号検出回路 | |
| JP2891592B2 (ja) | サーボ情報抽出装置およびサーボマーク検出装置およびウインドウ生成装置 | |
| KR950009788B1 (ko) | 기록매체의 무신호영역에서의 노이즈 방지회로 | |
| US5832033A (en) | Clock disturbance detection based on ratio of main clock and subclock periods | |
| JPS6323437A (ja) | 同期検出回路 | |
| JP2906850B2 (ja) | 時分割形スイッチ監視回路 | |
| JPH073730B2 (ja) | スキュー補正回路 | |
| JP3088144B2 (ja) | Ｆｉｆｏリセット回路 | |
| SU1672429A1 (ru) | Таймер | |
| JPS62200876A (ja) | 垂直同期分離回路 | |
| JP2871287B2 (ja) | 信号誤検出方式 | |
| SU1711202A1 (ru) | Устройство дл считывани информации с перфоленты | |
| SU1442999A2 (ru) | Устройство дл ввода информации | |
| JPH0338786B2 (ja) | ||
| JPS59161740A (ja) | パリテイエラ−検出方式 | |
| JPS62261986A (ja) | ノイズ除去能力を有するパルス計測回路 | |
| JP2620170B2 (ja) | 信号断検出回路 | |
| JPS63177374A (ja) | スキユ−補正回路 |