JPH088893A - 遅延時間を短くした連続ビットのヘッダ検出方法 - Google Patents

Abstract

(57)【要約】 【目的】 遅延時間を短くでき、可変もしくは固定フレ
ーム寸法の一連の連続したビットからのヘッダ検出の信
頼性が高いヘッダ検出方法を提供すること。 【構成】 調整可能な状態計数器１を使用して到来する
連続したビットの状態を計数し、この状態情報を利用し
て、ヘッダパターンを探索するためのウインド期間を生
成し、ヘッダ比較器６によって連続したビットと基準ヘ
ッダパターンとの比較から誤り信号が得られ、ウインド
期間の長さが、得られた誤り信号によって状態計数器１
を介して制御される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、大衆電化製品、コンピ
ュータ及び通信器等に適用されて用いられ、ヘッダ同期
信号を、連続したデータから抽出するためのヘッダ情報
を連続ビットから検出するための方法に関するものであ
る。

【０００２】

【従来技術】連続した情報を伝達するシステムにおい
て、伝達には一般に、３つの信号リンク、データ搬送リ
ンク、ビットクロック及びフレームもしくはブロック情
報を搬送する他の同期信号が、用いられている。

【０００３】ここで、必要となる搬送線を減じる必要が
あるシステムの場合には、上記の同期信号は省略され
る。その代わりに、プリアンブルもしくはヘッダが、連
続したデータの中に組み込まれる。そのために、受信側
に同期のためのプリアンブルもしくはヘッダを検出させ
ておく。

【０００４】システムエンジニアは、このプリアンブル
もしくはヘッダ情報をビットストリングとなるように選
択する。このビットストリングの組み合わせは、連続し
たデータ本体にほとんど出現しない。これはまたヘッダ
が、多くの場合数ビット以上から構成されることを意味
する。

【０００５】通常の間隔（もしくはフレーム）中にヘッ
ダを組み込んだ連続したデータは、例えばＩＳＯ／ＭＰ
ＥＧオーデイオにおいて用いられる（ＩＳＯ標準 11172
-3「動画及びその付随した音声を符号化して約１．５Mb
it／s でデジタル蓄積媒体に蓄積する方法」を参照）。

【０００６】一般に、ヘッダを検出して同期信号を生成
するためには、検出されるべきヘッダビットの数と等し
い長さのシフトレジスタが、バッファとして用いられビ
ットブロックの出現ごとに比較が行なわれる。そしてシ
フトレジスタの値と基準値とが一致した場合、同期信号
が生成される。

【０００７】図６は、従来技術の簡略化したブロック図
を示し、一方、図７は、ヘッダの存続期間の間出現する
同期信号のタイミング図を示す。

【０００８】このタイミング図からわかるように、同期
信号が、ヘッダの最初のビットに出現するためには連続
したデータをヘッダのビット数によって遅延させなけれ
ばならない。

【０００９】

【発明が解決しようとする課題】上述からわかるよう
に、従来技術は、２つの大きな欠点を有している。第１
に、ヘッダは、連続したデータ本体中にめったに出現し
ないが、独特のものではない。このことは、ヘッダと同
様なビットパターンを備えたデータブロックが、ヘッダ
と間違って、誤って検出される可能性があることを意味
する。

【００１０】この問題を防ぐために、検出を行うための
回路が、従来技術の構成にさらに設けらねればならな
い。この回路をさらに設けることによつて、システム設
計は、柔軟性を失い、しかも回路において遅延時間が長
くなるという課題がある。

【００１１】第２に、従来技術における最小の遅延は、
ヘッダを形成するために用いられるビット数に依存す
る。従って、ヘッダを構成するビット数が、多くなれば
なるほど遅延時間は長くなるという課題がある。

【００１２】本発明は、従来のヘッダ検出方法のこのよ
うな課題を考慮して、ヘッダ語の長さに関係なく連続し
たビット上で遅延をわずか１ビットに減じること、ヘッ
ダ検出の信頼性を改善すること、及び各々のフレームで
ヘッダをモニターすること、そしてあまりに多くの回路
を用いることなしに適当な同期信号を生成することがで
きるヘッダ検出方法を提供することを目的とするもので
ある。

【００１３】

【課題を解決するための手段】本発明は、可変もしくは
固定のフレーム寸法を有する一連の連続したビットから
遅延時間を短縮してヘッダを検出するヘッダ検出方法で
あって、調整可能な状態計数器を用いて到来する連続ビ
ットの状態を計数する工程と、その計数された連続ビッ
トの状態を利用してウインド期間を生成してパターン探
索を行う工程と、その生成されたウインド期間内におい
て、連続ビットと基準値とのパターン比較から誤り信号
を生成する工程と、その生成された誤り信号を用いて状
態計数器を制御することによってウインド期間に適合さ
せる工程と、を備えたヘッダ検出方法である。

【００１４】

【作用】上述した手段によって、本発明は、到来する連
続したビットからヘッダを検出し、そしてヘッダの存続
期間の間出現する同期信号を生成する。本発明は、２つ
のヘッダ間の距離が、一定である必要はないが、ヘッダ
が、ある周期をもとに出現することを予定している。

【００１５】ヘッダを検出する方法は、２つの段階、す
なわちサーチ段階とロック段階で行われる。

【００１６】システムの駆動、もしくはリセット状態に
おいて、回路は、サーチ段階に入る。このサーチ段階に
おいて、比較のためのウインド期間は、ヘッダが検知さ
れないかぎり引き延ばされる。そして、到来するビット
ごとに、検査され、そして基準値と比較される。このサ
ーチ段階において、検出器は、連続したデータ本体から
ヘッダを誤って検出することもあるが、続いて確認がと
られ、その後にそのヘッダは、誤りであることが示され
る。そして、検出が、誤りであった場合、回路は、すぐ
に再びサーチ段階に入る。そして、検出が、正しいとの
確認が、一度示されると、回路は、ロック段階に入る。

【００１７】このサーチ段階は、ヘツドパターンが、各
々のフレームについてデータ本体の同じ位置で見出され
ない限り、存在し続ける。この状態形式は、正規の連続
したデータで生じることはない。

【００１８】ロック段階において、ヘッダ検出のための
ウインド期間は、ヘッダの出現でのみ開始されることに
なる。一度、ロツク段階が達成されると、もはや誤り検
出は起こり得ない。この段階で、ヘッダの確認は、フレ
ーム毎に周期的に行われる。もし、通信線に断線があ
り、またヘッダが、期待される場所で検出されないと、
回路は、再びサーチ段階に入る。

【００１９】本発明のこの作用は、フレーム期間中のわ
ずかな変動によって影響を受けない。可変フレーム期間
の場合、本発明は、フレームのトレーリングもしくはパ
ッデイングビットがヘッダの第１ビットと異なることを
予定している。この状態は、ヘッダを適当に作用させる
ことを可能にする。

【００２０】

【実施例】以下に、本発明をその実施例を示す図面に基
づいて説明する。

【００２１】図１は、本発明にかかる一実施例のヘッダ
検出方法を実現するためのヘッダ検出器を示すブロック
図である。図１において、本発明に係るヘッダ検出器
は、到来するビットクロック信号を受信して状態情報を
生成する状態計数器１と、ウインド期間を生成するウイ
ンド信号生成器２と、ヘッダ基準値を生成するヘッダ基
準信号生成器３と、到来する連続したビット及びヘッダ
基準信号それぞれをゲートする結合演算器４，５と、比
較して誤り信号を生成するヘッダ比較器６と、到来する
連続したビットを遅延するワンクロック遅延器８と、ヘ
ッダの存続期間の間出現する同期信号を生成するヘッダ
同期信号生成器７とを備える。

【００２２】状態計数器１は、計数シーケンスを生成す
るために繰り返して用いられ、そして到来するビットク
ロックによって計数される。計数シーケンスは、状態
「０」から始まり、そして状態「Ｎ−１」で終わる。こ
こで、Ｎは、連続したビットフレームに含まれる全ビッ
ト数を表す。可変フレーム長の場合、Ｎは、出現するで
あろう最も長いフレーム長を表す。かくして、状態計数
器１の全計数長は、Ｎとなる。

【００２３】シーケンスの状態は、３ブロック、すなわ
ちウインド信号生成器２、ヘッダ基準信号生成器３及び
ヘッダ同期信号生成器７に供給される。

【００２４】ウインド信号生成器２は、状態「０」〜状
態［Ｈー１」を符号化するための論理ゲートからなる。
ここで、［Ｈ］は、ヘッダから構成されるビット数を表
す。

【００２５】符号化された信号は、ウインド信号を形成
する。このウインド信号は、状態「０」〜状態［Ｈ−
１］について論理「１」を、そして残りの状態について
論理「０」を有する。ウインド信号は、比較がなされる
ところの期間で生成する。ウインド信号は、２つの結合
演算器４，５に供給される。

【００２６】ヘッダ基準信号生成器３は、状態情報とヘ
ッダパターンからヘッダ基準信号を生成し、そしてこの
ヘッダ基準信号は、結合演算器５に供給される。

【００２７】結合演算器４は、ウインド信号とのＡＮＤ
論理を実行することによって到来する連続したビットに
ウインドを形成する。一方、結合演算器５は、ヘッダ基
準信号を用いて同じ動作を実行する。

【００２８】ウインド形成の連続したビットとウインド
形成のヘッダ基準信号は、ヘッダ比較器６に供給され、
そして比較される。ヘッダ比較器６は、EXCLUSIVE-ORゲ
ートを使用し、そしてこの２つの信号間の不一致を連続
して検出する。もし、不一致が、生じると、論理「１」
が、誤り信号に出現する。一方、この２つの信号が、一
致すると、論理「０」が、出現する。この誤り信号は、
状態計数器１の同期リセット入力にフィードバックさ
れ、その計数を制御する。もし、不一致が、連続した状
態で検出されると、誤り信号は、次の立ち上がりクロッ
ク縁の到来で状態計数器１をリセットして状態「０」を
生じる。

【００２９】ヘッダ同期信号生成器７は、同じ論理ゲー
トから構成され、そして状態「１」〜状態「Ｈ］につい
て論理「０」信号を、そして残りの状態について論理
「１」信号を生成する。これは、ヘッダの存続期間の
間、論理「０」を出現させる同期信号を生成する効果を
有する。

【００３０】到来する連続したビットは、ワンクロック
遅延器８によって遅延されて連続したビットとヘッダ同
期信号との同期を保つ。

【００３１】このワンクロック遅延器８は、２D-TYPEフ
リップフロップから構成される。到来する信号は、第１
フリップフロップのデータ入力に接続される。このデー
タは、ビットクロックの立ち下がり縁でラッチされる。

【００３２】第１フリップフロップの出力は、第２フリ
ップフロップのデータ入力に接続される。遅延した連続
のビットは、ビットクロックの立ち上がり縁でラッチさ
れる。

【００３３】図２及び図３〜５は、図７に示された各々
の信号についてサーチ段階とロック段階のそれぞれのタ
イミング図を示す。図２及び図３〜５において、ヘッダ
は、パターン1111011 からなる７ビットから構成され
る。ここで、数字１は、連続したビットの最初の出現を
表す。

【００３４】サーチ段階（図２参照）の間、ウインド信
号は、ヘッダの７ビット全てが検出されない限り、状態
計数器１のリセットによって論理「１」が、引き続き現
れる。このリセットは、ウインド形成ヘッダ基準信号と
ウインド形成の連続したビットとの比較から得られる誤
り信号によってもたらされる。

【００３５】ヘッダが、一度検出されると、ウインド信
号は、論理「０」に変わり、そして回路は、ロック段階
に入る。

【００３６】図３は、可変フレーム寸法の３フレームに
わたるタイミング波形を示す。

【００３７】図４は、パッデイングビットを備えたフレ
ームに続くヘッダ検出のための拡張波形を、一方、図５
は、パツデイングビットを備えないフレームに続くヘッ
ダ検出のための拡張波形を示す。

【００３８】図３に示されるように、ウインド信号は、
ヘッダの予期される出現の間のみ現れ、そして検出した
ヘッダの確認が行われる。その結果、もしヘッダパター
ンが、フレーム本体に存在しているならば、このパター
ンは検出されない。

【００３９】図４において、ウインド信号は、パッデイ
ングビットの立ち上がりで出現し、そしてヘッダが、探
索される。ヘッダビットが、出現しないかぎり、誤り信
号は、状態計数器１を次の状態に進めない。ヘッダが、
一度検出されると、ウインド信号は、出現しなくなる。
図５は、ウインド信号が、ヘッダの存続期間の間のみ出
現し、そしてヘッダの存在が確認されたことを示す。

【００４０】以上のように、調整可能な状態計数器を用
いてトラック内に到来する連続したビットの状態を維持
する工程と、ウインド期間を生成してヘッダを探索する
工程と、ウインド期間内において到来する連続したビッ
トと基準値とを比較して誤り信号を生成する工程と、そ
の誤り信号を用いて状態計数器を制御することによって
ウインド期間に適合させる工程とを備えることにより、
ヘッダパターンが、独特のもでなくても高い信頼度でヘ
ッダパターンを検出する方法を得ることができる。

【００４１】この検出方法は、またフレーム長が、一定
でなくても可能である。さらに、この検出方法によれ
ば、遅延は、わずか１ビットであり、しかも使用される
ヘッドパターン長に依存しない。

【００４２】これは、特に遅延時間を短くすることが、
非常に重要となるシステムにとって効果がある。システ
ムのコストが、重要な問題となるところで、本発明は、
装置を簡素化にする効果がある。

【００４３】

【発明の効果】以上述べたところから明らかなように本
発明は、ヘッダ語の長さに関係なく連続したビット上で
遅延をわずか１ビットに減じることができ、ヘッダ検出
の信頼性を改善することができるという長所を有する。

【００４４】また、あまりに多くの回路を用いることな
しに適当な同期信号を生成することができるという利点
がある。

【図面の簡単な説明】

【図１】本発明にかかる一実施例のヘッダ検出方法を実
現するためのヘッダ検出器のブロック図である。

【図２】同実施例におけるサーチ段階中のタイミングを
示す図である。

【図３】同実施例におけるロック段階中のタイミングを
示す図である。

【図４】同実施例におけるロック段階中のパッデイング
ビットを備えたフレームについてのタイミングを示す図
である。

【図５】同実施例におけるロック段階中のパッデイング
ビットを備えないフレームについてのタイミングを示す
図である。

【図６】従来のヘッダ検出器のブロック図である。

【図７】従来技術におけるタイミングを示す図である。

【符号の説明】

１ 状態計数器 ２ ウインド信号生成器 ３ ヘッダ基準信号生成器 ４、５ 結合演算器 ６ ヘッダ比較器 ７ ヘッダ同期信号生成器 ８ ワンクロック遅延器

Claims (1)

【特許請求の範囲】
1. 【請求項１】 可変もしくは固定のフレーム寸法を有す
   る一連の連続したビットから遅延時間を短縮してヘッダ
   を検出するヘッダ検出方法であって、 調整可能な状態計数器を用いて到来する前記連続ビット
   の状態を計数する工程と、 その計数された連続ビットの状態を利用してウインド期
   間を生成してパターン探索を行う工程と、 その生成されたウインド期間内において、前記連続ビッ
   トと基準値とのパターン比較から誤り信号を生成する工
   程と、 その生成された誤り信号を用いて前記状態計数器を制御
   することによって前記ウインド期間に適合させる工程
   と、 を備えたことを特徴とするヘッダ検出方法。