JPH04279097A - プリント配線板の放熱構造 - Google Patents

プリント配線板の放熱構造

Info

Publication number
JPH04279097A
JPH04279097A JP3041599A JP4159991A JPH04279097A JP H04279097 A JPH04279097 A JP H04279097A JP 3041599 A JP3041599 A JP 3041599A JP 4159991 A JP4159991 A JP 4159991A JP H04279097 A JPH04279097 A JP H04279097A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
conductor layer
hole
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3041599A
Other languages
English (en)
Inventor
Masayuki Yasuda
安田　誠之
Toshio Tamura
田村　俊夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3041599A priority Critical patent/JPH04279097A/ja
Publication of JPH04279097A publication Critical patent/JPH04279097A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えばＬＳＩチップ等
の部品から発生する熱を放散する機能を備えたプリント
配線板の放熱構造に関するものである。
【０００２】
【従来の技術】近年、プリント配線板としては、実装部
品の高密度化に伴い、この実装部品から発生する熱を放
散する構造をもつことが重要な課題とされている。
【０００３】従来、この種のプリント配線板の放熱構造
は図２（Ａ）および（Ｂ）に示すようなものがある。こ
れを同図に基づいて説明すると、同図において、符号１
で示す絶縁基板は、一方の面（表面）に部品実装部２を
有する回路パターン（図示せず）が形成されており、他
方の面（裏面）には放熱面としての導体層３が設けられ
ている。この絶縁基板１には表裏面に開口する多数の細
孔４が設けられており、これら細孔４内には、前記部品
実装部２および前記導体層３に接続され後述のチップに
対接する鍔部５ａを有する例えばＣｕ等の熱良導体５が
充填されている。これにより、絶縁基板１には、所謂サ
ーマル・バイヤーホールＡが形成されることになる。
【０００４】また、６は四方周縁に多数の電極７を有す
る例えばＬＳＩ等のチップで、前記部品実装部２に前記
熱良導体５の鍔部５ａを介して配置されている。８は例
えばＡｕ等のボンディングワイヤで、前記チップ５の電
極７および前記回路パターン（図示せず）の電極９に接
続されている。
【０００５】このようなプリント配線板の放熱構造にお
いては、動作時にチップ６から発生する熱が熱良導体５
を介して導体層３に伝わり、この導体層３から空気中に
放散される。
【０００６】因に、従来のプリント配線板の放熱構造に
おけるサーマル・バイヤーホールＡの形成は、絶縁基板
１にドリル等によって多数の細孔４を設けた後、これら
細孔４内に例えばＣｕめっき処理を施すことにより熱良
導体５を充填させて行われる。
【０００７】
【発明が解決しようとする課題】従来のプリント配線板
の放熱構造においては、サーマル・バイヤーホールＡが
絶縁基板１の表裏面と直角の方向に延在する小柱によっ
て形成されており、このためチップ６の実装面に対する
熱良導体５の接触面積が小さく、かつ絶縁基板１の単位
容積当たりに占める熱良導体５の容積が小さく、放熱効
率が悪いという問題があった。
【０００８】本発明はこのような事情に鑑みてなされた
もので、部品実装部と導体層間の熱伝導抵抗を小さくす
ることができ、もって放熱効率を高めることができるプ
リント配線板の放熱構造を提供するものである。
【０００９】
【課題を解決するための手段】本発明に係るプリント配
線板の放熱構造は、表裏両面に各々部品実装部と導体層
を有する絶縁基板に、表裏両面に開口する貫通部を設け
、この貫通部を平面視格子状の貫通部によって形成し、
この貫通部内に部品実装部および導体層に接続する熱良
導体を充填させたものである。
【００１０】
【作用】本発明においては、部品実装部に対する熱良導
体の接触面積が大きく、かつ絶縁基板の単位容積当たり
に占める熱良導体の容積が大きくなる。
【００１１】
【実施例】以下、本発明の構成等を図に示す実施例によ
って詳細に説明する。
【００１２】図１（Ａ）および（Ｂ）は本発明に係るプ
リント配線板の放熱構造を示す斜視図と断面図で、同図
において図２（Ａ）および（Ｂ）と同一の部材について
は同一の符号を付し、詳細な説明は省略する。同図にお
いて、符号１１で示す絶縁基板には、表裏両面に開口す
る平面視格子状の貫通部１２が設けられている。この貫
通部１２は、縦方向に延在する多数の第１スリット１２
ａと、これら第１スリット１２ａに交差しかつ横方向に
延在する多数の第２スリット１２ｂとからなる平面視格
子状の貫通部によって形成されている。そして、この貫
通部１２内には、前記部品実装部２および前記導体層３
に接続され前記チップ６に対接する格子状のチップ接触
部１３ａを有する例えばＣｕ等の熱良導体１３が充填さ
れている。これにより、絶縁基板１１には従来例と同様
にサーマル・バイヤーホールＢが形成されることになる
。
【００１３】このようなプリント配線板の放熱構造にお
いては、チップ６に対する熱良導体１３の接触面積が大
きく、かつ絶縁基板１１の単位容積当たりに占める熱良
導体１３の容積が大きくなるから、チップ６と導体層３
間の熱伝導抵抗を小さくすることができる。
【００１４】この場合、動作時にチップ６から発生する
熱が熱良導体１３を介して導体層３に伝わり、この導体
層３から空気中に放散されることは従来例と同様である
。
【００１５】なお、本実施例における放熱構造のサーマ
ル・バイヤーホールＢの形成は、絶縁基板１１にレーザ
ー照射等によって平面視格子状の貫通部１２を設けた後
、この貫通部１２内に例えばＣｕめっき処理を施すこと
により熱良導体１３を充填させて行われる。
【００１６】また、本発明における熱良導体１３の材料
は、前述した実施例に限定されるものでないことは勿論
である。
【００１７】
【発明の効果】以上説明したように本発明によれば、表
裏両面に各々部品実装部と導体層を有する絶縁基板に、
表裏両面に開口する貫通部を設け、この貫通部を平面視
格子状の貫通部によって形成し、この貫通部内に部品実
装部および導体層に接続する熱良導体を充填させたので
、部品実装部に対する熱良導体の接触面積が大きく、か
つ絶縁基板の単位容積当たりに占める熱良導体の容積が
大きくなる。したがって、部品実装部と導体層間の熱伝
導抵抗を小さくすることができるから、放熱効率を高め
ることができる。
【図面の簡単な説明】
【図１】（Ａ）および（Ｂ）は本発明に係るプリント配
線板の放熱構造を示す斜視図と断面図。
【図２】（Ａ）および（Ｂ）は従来におけるプリント配
線板の放熱構造を示す斜視図と断面図。
【符号の説明】
２…部品実装部、３…導体層、６…チップ、１１…絶縁
基板、１２…貫通部、１２ａ…第１スリット、１２ｂ…
第２スリット、１３…熱良導体、１３ａ…チップ接触部
。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　表裏両面に各々部品実装部と導体層を
    有する絶縁基板を備え、この絶縁基板に表裏両面に開口
    する貫通部を設け、この貫通部を平面視格子状の貫通部
    によって形成し、この貫通部内に前記部品実装部および
    前記導体層に接続する熱良導体を充填させたことを特徴
    とするプリント配線板の放熱構造。
JP3041599A 1991-03-07 1991-03-07 プリント配線板の放熱構造 Pending JPH04279097A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3041599A JPH04279097A (ja) 1991-03-07 1991-03-07 プリント配線板の放熱構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3041599A JPH04279097A (ja) 1991-03-07 1991-03-07 プリント配線板の放熱構造

Publications (1)

Publication Number Publication Date
JPH04279097A true JPH04279097A (ja) 1992-10-05

Family

ID=12612859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3041599A Pending JPH04279097A (ja) 1991-03-07 1991-03-07 プリント配線板の放熱構造

Country Status (1)

Country Link
JP (1) JPH04279097A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468909A (en) * 1993-01-22 1995-11-21 Siemens Aktiensesellschaft Insulating part with improved heat transfer element
US5625535A (en) * 1995-07-13 1997-04-29 Hulsebosch; David A. Compact construction for portable computer power supply
US6043986A (en) * 1995-09-19 2000-03-28 Nippondenso Co., Ltd. Printed circuit board having a plurality of via-holes
JP2009147263A (ja) * 2007-12-18 2009-07-02 Shinko Electric Ind Co Ltd 配線基板およびその製造方法
US9686854B2 (en) 2012-09-25 2017-06-20 Denso Corporation Electronic device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468909A (en) * 1993-01-22 1995-11-21 Siemens Aktiensesellschaft Insulating part with improved heat transfer element
US5625535A (en) * 1995-07-13 1997-04-29 Hulsebosch; David A. Compact construction for portable computer power supply
US6043986A (en) * 1995-09-19 2000-03-28 Nippondenso Co., Ltd. Printed circuit board having a plurality of via-holes
JP2009147263A (ja) * 2007-12-18 2009-07-02 Shinko Electric Ind Co Ltd 配線基板およびその製造方法
US9686854B2 (en) 2012-09-25 2017-06-20 Denso Corporation Electronic device

Similar Documents

Publication Publication Date Title
JP3111134B2 (ja) パッケージされた集積回路及びその形成方法
JPH05206338A (ja) ヒートシンクを備えた半導体装置アセンブリ
JPH1131876A (ja) 回路基板
JPS6158297A (ja) 多層印刷配線板
JPH04279097A (ja) プリント配線板の放熱構造
JP2005183559A (ja) プリント配線板およびその製造方法
JPH1197576A (ja) 半導体装置
JPH0155591B2 (ja)
JP2003318579A (ja) 放熱板付きｆｅｔの放熱方法
JPH07321471A (ja) 多層基板
JP2002151634A (ja) 基板放熱装置
JPS63314858A (ja) 表面実装部品用パッケ−ジ
JP2612455B2 (ja) 半導体素子搭載用基板
JPS6239039A (ja) 電子素子用チツプキヤリア
JPH07336009A (ja) 半導体素子の放熱構造
JPH05315778A (ja) ヒートシンクを備えた電子部品搭載用基板
JPS622787Y2 (ja)
JP2765632B2 (ja) 半導体装置用パッケージ
JPH09260796A (ja) 放熱構造プリント基板
JPS6286848A (ja) チツプキヤリア
JPH0358455A (ja) 半導体パッケージ
JPH0574972A (ja) Ｉｃパツケージ
JP2796636B2 (ja) 電子部品搭載用基板
JP2626785B2 (ja) 電子部品搭載用基板
JP2753764B2 (ja) 電子部品搭載用基板