JPH0574972A - Ｉｃパツケージ - Google Patents
ＩｃパツケージInfo
- Publication number
- JPH0574972A JPH0574972A JP26127891A JP26127891A JPH0574972A JP H0574972 A JPH0574972 A JP H0574972A JP 26127891 A JP26127891 A JP 26127891A JP 26127891 A JP26127891 A JP 26127891A JP H0574972 A JPH0574972 A JP H0574972A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- chip
- circuit pattern
- package
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 リードを不要にして小型化し、高密度実装に
適するＩＣパッケージを提供する。 【構成】 樹脂絶縁層間に形成したリード用回路パター
ンを有するプリント板からなる枠状のフレームと、この
フレームの下面から下方へ突出しないようにフレームの
枠内に形成されたＩＣチップ収容部と、フレームの下面
に形成されリード用回路パターンに接続された電極パタ
ーンとを備える。ここに電極パターンは、フレームに設
けたスルーホールの一端が接続されたパッドで形成した
り、フレームに設けたスルーホールを縦に２分割する前
記フレームの端面で分割された半円環状のパッドで形成
することができる。ＩＣチップ収容部は、フレームの上
面に固着されたヒートシンクと、前記フレームの枠内面
とで形成し、ＩＣチップを前記ヒートシンクに固着して
もよい。
適するＩＣパッケージを提供する。 【構成】 樹脂絶縁層間に形成したリード用回路パター
ンを有するプリント板からなる枠状のフレームと、この
フレームの下面から下方へ突出しないようにフレームの
枠内に形成されたＩＣチップ収容部と、フレームの下面
に形成されリード用回路パターンに接続された電極パタ
ーンとを備える。ここに電極パターンは、フレームに設
けたスルーホールの一端が接続されたパッドで形成した
り、フレームに設けたスルーホールを縦に２分割する前
記フレームの端面で分割された半円環状のパッドで形成
することができる。ＩＣチップ収容部は、フレームの上
面に固着されたヒートシンクと、前記フレームの枠内面
とで形成し、ＩＣチップを前記ヒートシンクに固着して
もよい。
Description
【０００１】
【産業上の利用分野】本発明は、プリント配線板へＩＣ
を高密度実装する場合に適するＩＣパッケージに関する
ものである。
を高密度実装する場合に適するＩＣパッケージに関する
ものである。
【０００２】
【従来の技術および発明の背景】従来より種々のＩＣパ
ッケージがある。例えばＤＩＰ（Dual Inline Packag
e）型、ミニフラット型、ＰＧＡ（Pin Grid Aray ）型
などが公知である。これら従来のＩＣパッケージは、い
ずれも樹脂製の容器から突出する多数のリードを有す
る。このように多数のリードを有する場合にはパッケー
ジが大型化し、プリント配線板への実装密度を高める際
に、このリードの存在が障害になるという問題があっ
た。
ッケージがある。例えばＤＩＰ（Dual Inline Packag
e）型、ミニフラット型、ＰＧＡ（Pin Grid Aray ）型
などが公知である。これら従来のＩＣパッケージは、い
ずれも樹脂製の容器から突出する多数のリードを有す
る。このように多数のリードを有する場合にはパッケー
ジが大型化し、プリント配線板への実装密度を高める際
に、このリードの存在が障害になるという問題があっ
た。
【０００３】
【発明の目的】本発明はこのような事情に鑑みなされた
ものであり、リードを不要にして小型化し、高密度実装
に適するＩＣパッケージを提供することを目的とする。
ものであり、リードを不要にして小型化し、高密度実装
に適するＩＣパッケージを提供することを目的とする。
【０００４】
【発明の構成】本発明によればこの目的は、樹脂絶縁層
間に形成したリード用回路パターンを有するプリント板
からなる枠状のフレームと、このフレームの下面から下
方へ突出しないように前記フレームの枠内に形成された
ＩＣチップ収容部と、前記フレームの下面に形成され前
記リード用回路パターンに接続された電極パターンとを
備えることを特徴とするＩＣパッケージにより達成され
る。
間に形成したリード用回路パターンを有するプリント板
からなる枠状のフレームと、このフレームの下面から下
方へ突出しないように前記フレームの枠内に形成された
ＩＣチップ収容部と、前記フレームの下面に形成され前
記リード用回路パターンに接続された電極パターンとを
備えることを特徴とするＩＣパッケージにより達成され
る。
【０００５】
【実施例】図１は本発明の一実施例の概念を示す一部断
面した斜視図であり、斜め下から見た図である。図２は
そのプリント配線板への実装方法を示す断面図、図３は
製造工程説明図、図４は製造工程の流れ図である。
面した斜視図であり、斜め下から見た図である。図２は
そのプリント配線板への実装方法を示す断面図、図３は
製造工程説明図、図４は製造工程の流れ図である。
【０００６】図１、２において符号１０は枠状のフレー
ムであり、樹脂絶縁層間にリード用回路パターン１８が
形成されたプリント板からなる。このフレーム１０は図
３の（Ａ）〜（Ｆ）、および図４のステップ１００〜１
１４に示す手順で作られるものである。そこで、その製
造方法につき説明しておく。
ムであり、樹脂絶縁層間にリード用回路パターン１８が
形成されたプリント板からなる。このフレーム１０は図
３の（Ａ）〜（Ｆ）、および図４のステップ１００〜１
１４に示す手順で作られるものである。そこで、その製
造方法につき説明しておく。
【０００７】まず銅張り積層板１４を用意する（図４、
ステップ１００）。この積層板１４は、ガラス繊維にエ
ポキシ樹脂を含浸させて硬化させたガラスエポキシ板の
両面に銅箔を張ったものである。この積層板１４の上面
には、その周縁より僅かに内側に沿って後記するスルー
ホール２６のパッド１６となる回路パターンが形成さ
れ、また下面にはリード用回路パターン１８（図１参
照）が形成される（ステップ１０２）。これらパッド１
６、回路パターン１８は公知のフォトレジストを用いた
エッチングにより形成される（図３の（Ａ））。
ステップ１００）。この積層板１４は、ガラス繊維にエ
ポキシ樹脂を含浸させて硬化させたガラスエポキシ板の
両面に銅箔を張ったものである。この積層板１４の上面
には、その周縁より僅かに内側に沿って後記するスルー
ホール２６のパッド１６となる回路パターンが形成さ
れ、また下面にはリード用回路パターン１８（図１参
照）が形成される（ステップ１０２）。これらパッド１
６、回路パターン１８は公知のフォトレジストを用いた
エッチングにより形成される（図３の（Ａ））。
【０００８】次に回路パターン１８の一部、すなわち後
の工程でワイヤがボンディングされる部分に金メッキ２
０が施される（ステップ１０４、図３の（Ｂ））。そし
てこの回路パターン１８の面にポリイミドの板２２およ
び銅箔が積層される（ステップ１０６、図３の
（Ｃ））。この銅箔にはパッド１６に対向するパッド２
４がエッチングにより形成される（ステップ１０８、図
３の（Ｃ））。
の工程でワイヤがボンディングされる部分に金メッキ２
０が施される（ステップ１０４、図３の（Ｂ））。そし
てこの回路パターン１８の面にポリイミドの板２２およ
び銅箔が積層される（ステップ１０６、図３の
（Ｃ））。この銅箔にはパッド１６に対向するパッド２
４がエッチングにより形成される（ステップ１０８、図
３の（Ｃ））。
【０００９】このように積層したプリント板には、前記
の各パッド１６を貫通するスルーホール２６が形成され
る（ステップ１１０、図３の（Ｄ））。このスルーホー
ル２６は公知のように、上下面のパッド１６、２４を貫
通するドリル孔を明け、このドリル孔内面に金属メッキ
を施して両パッド１６、２４および内層の回路パターン
１８とを電気的に接続するものである。
の各パッド１６を貫通するスルーホール２６が形成され
る（ステップ１１０、図３の（Ｄ））。このスルーホー
ル２６は公知のように、上下面のパッド１６、２４を貫
通するドリル孔を明け、このドリル孔内面に金属メッキ
を施して両パッド１６、２４および内層の回路パターン
１８とを電気的に接続するものである。
【００１０】このようにスルーホール２６ができると、
次にポリイミド層２２の不要な部分をケミカルエッチン
グによって除去する（ステップ１１２、図３の
（Ｅ））。すなわち回路パターン１８の金メッキ２０を
形成した部分付近のポリイミド層２２を除去する。そし
て積層板１４の不要な部分である中央部分をＮＣルータ
により四角形に切り抜いたり、打抜き機により四角形に
打抜き、枠状のフレーム１０ができ上がる（ステップ１
１４、図３の（Ｆ））。
次にポリイミド層２２の不要な部分をケミカルエッチン
グによって除去する（ステップ１１２、図３の
（Ｅ））。すなわち回路パターン１８の金メッキ２０を
形成した部分付近のポリイミド層２２を除去する。そし
て積層板１４の不要な部分である中央部分をＮＣルータ
により四角形に切り抜いたり、打抜き機により四角形に
打抜き、枠状のフレーム１０ができ上がる（ステップ１
１４、図３の（Ｆ））。
【００１１】このようにフレーム１０ができあがると、
その上面にヒートシンク２８が接着され、フレーム１０
の上面の開口部を気密に塞ぐ（ステップ１１６、図３の
（Ｇ））。ここにヒートシンク２８はアルミニウム板や
ステンレス板などの熱伝導性の良い板で作られる。この
結果、フレーム１０の枠内面とこのヒートシンク２８の
下面とで囲まれ、下方に開いたＩＣチップ収容部３０が
形成される。
その上面にヒートシンク２８が接着され、フレーム１０
の上面の開口部を気密に塞ぐ（ステップ１１６、図３の
（Ｇ））。ここにヒートシンク２８はアルミニウム板や
ステンレス板などの熱伝導性の良い板で作られる。この
結果、フレーム１０の枠内面とこのヒートシンク２８の
下面とで囲まれ、下方に開いたＩＣチップ収容部３０が
形成される。
【００１２】次にフレーム１０の周縁に沿って並んだ多
数のスルーホール２６の中心を通る平面で周縁がカット
される（ステップ１１８、図３の（Ｇ）参照）。このカ
ットにより半分に割られたスルーホール２６の内面がフ
レーム１０の端面に現れ、その上・下端はそれぞれ半分
にカットされたパッド１６ａ、２４ａに接続している。
下面のパッド２４ａはスルーホール２６を介して前記リ
ード用回路パターン１８に接続された外部接続用の電極
パターンとなるものである。すなわちこの実施例では、
回路パターン１８およびスルーホール２６、パッド２４
ａにより、通常のＩＣにおけるリードが形成される。
数のスルーホール２６の中心を通る平面で周縁がカット
される（ステップ１１８、図３の（Ｇ）参照）。このカ
ットにより半分に割られたスルーホール２６の内面がフ
レーム１０の端面に現れ、その上・下端はそれぞれ半分
にカットされたパッド１６ａ、２４ａに接続している。
下面のパッド２４ａはスルーホール２６を介して前記リ
ード用回路パターン１８に接続された外部接続用の電極
パターンとなるものである。すなわちこの実施例では、
回路パターン１８およびスルーホール２６、パッド２４
ａにより、通常のＩＣにおけるリードが形成される。
【００１３】３２はＩＣチップであり、このＩＣチップ
３２の裏面はこのチップ収容部３０の内側からヒートシ
ンク２８に接着固定される（ステップ１２０、図３の
（Ｈ））。そしてこのＩＣチップ３２と回路パターン１
８の金めっき２０の部分とが、金線などのワイヤ３４に
より接続される（ステップ１２２）。この状態でチップ
収容部３０には封止用樹脂３６が充填される（ステップ
１２４）。ここに封止用樹脂３６はフレーム１０の下面
よりも下方へ突出しないようにする。
３２の裏面はこのチップ収容部３０の内側からヒートシ
ンク２８に接着固定される（ステップ１２０、図３の
（Ｈ））。そしてこのＩＣチップ３２と回路パターン１
８の金めっき２０の部分とが、金線などのワイヤ３４に
より接続される（ステップ１２２）。この状態でチップ
収容部３０には封止用樹脂３６が充填される（ステップ
１２４）。ここに封止用樹脂３６はフレーム１０の下面
よりも下方へ突出しないようにする。
【００１４】このように作られたＩＣパッケージ３８
は、図２に示すようにクリームはんだ４０を用いてプリ
ント配線板４２に実装される。ここにプリント配線板４
２には、このＩＣパッケージ３８の周縁に作られた半円
環状の各パッド２４ａに対応する回路パターン４４が形
成されている。クリームはんだ４０はＩＣパッケージ３
８側の各パッド２４ａに対応する回路パターン４４上の
所定位置に、印刷やディスペンサなどを用いて供給され
る。ＩＣパッケージ３８はこのクリームはんだ４０によ
って仮止めされた後、リフロー炉において加熱される。
この加熱によってクリームはんだ４０が溶融し、はんだ
４０は表面張力によってスルーホール２６の半円弧状の
内面に吸い上げられて凝固する。
は、図２に示すようにクリームはんだ４０を用いてプリ
ント配線板４２に実装される。ここにプリント配線板４
２には、このＩＣパッケージ３８の周縁に作られた半円
環状の各パッド２４ａに対応する回路パターン４４が形
成されている。クリームはんだ４０はＩＣパッケージ３
８側の各パッド２４ａに対応する回路パターン４４上の
所定位置に、印刷やディスペンサなどを用いて供給され
る。ＩＣパッケージ３８はこのクリームはんだ４０によ
って仮止めされた後、リフロー炉において加熱される。
この加熱によってクリームはんだ４０が溶融し、はんだ
４０は表面張力によってスルーホール２６の半円弧状の
内面に吸い上げられて凝固する。
【００１５】図５は他の実施例の一部断面図、図６はそ
の下面の斜視図である。この実施例のパッケージ３８Ａ
では、フレーム１０Ａに、前記図１〜３に示したスルー
ホール２６の他に、各スルーホール２６の間にあってフ
レーム１０Ａの周縁よりも内側に位置する他のスルーホ
ール２６Ａを形成した。このためスルーホール２６およ
び２６Ａのパッド２４ａ、２４Ａは、図６に示すように
ジグザグに配置される。なお各スルーホール２６、２６
Ａには、異なるリード用回路パターン１８Ａが接続され
るのは勿論である。またこの実施例では図５に示すよう
に、ヒートシンク２８Ａに多数の円柱型または角柱型の
突起５０を設け、ヒートシンク２８Ａの放熱性を向上さ
せた。
の下面の斜視図である。この実施例のパッケージ３８Ａ
では、フレーム１０Ａに、前記図１〜３に示したスルー
ホール２６の他に、各スルーホール２６の間にあってフ
レーム１０Ａの周縁よりも内側に位置する他のスルーホ
ール２６Ａを形成した。このためスルーホール２６およ
び２６Ａのパッド２４ａ、２４Ａは、図６に示すように
ジグザグに配置される。なお各スルーホール２６、２６
Ａには、異なるリード用回路パターン１８Ａが接続され
るのは勿論である。またこの実施例では図５に示すよう
に、ヒートシンク２８Ａに多数の円柱型または角柱型の
突起５０を設け、ヒートシンク２８Ａの放熱性を向上さ
せた。
【００１６】以上の実施例はヒートシンク２８、２８Ａ
にＩＣチップ３２を直接接着することにより固定したの
で放熱性が良くなり、特にＬＳＩや発熱量の大きい電力
用ＩＣ、特定用途向けＩＣ（ＡＳＩＣ）などに好適なも
のとなる。
にＩＣチップ３２を直接接着することにより固定したの
で放熱性が良くなり、特にＬＳＩや発熱量の大きい電力
用ＩＣ、特定用途向けＩＣ（ＡＳＩＣ）などに好適なも
のとなる。
【００１７】
【発明の効果】請求項１の発明は以上のように、絶縁層
（１４、２２）間にリード用回路パターン（１８）を形
成したプリント板からなる枠状のフレーム（１０、１０
Ａ）の下面に電極パターン（２４ａ、２４Ａ）を形成
し、これをリード用回路パターン（１８、１８Ａ）に接
続する一方、フレーム（１０、１０Ａ）の枠内にＩＣチ
ップ（３２）を収容したものであるから、ＤＩＰ型、ミ
ニフラット型、ＰＧＡ型などのようにフレームから突出
する金属製のリードを用いることなく、パッケージ（３
８、３８Ａ）の下面を直接プリント配線板（４２）には
んだ付けすることが可能になる。リードが不要であるか
らパッケージ（３８、３８Ａ）を小型化でき、実装密度
を高めることが可能になる。
（１４、２２）間にリード用回路パターン（１８）を形
成したプリント板からなる枠状のフレーム（１０、１０
Ａ）の下面に電極パターン（２４ａ、２４Ａ）を形成
し、これをリード用回路パターン（１８、１８Ａ）に接
続する一方、フレーム（１０、１０Ａ）の枠内にＩＣチ
ップ（３２）を収容したものであるから、ＤＩＰ型、ミ
ニフラット型、ＰＧＡ型などのようにフレームから突出
する金属製のリードを用いることなく、パッケージ（３
８、３８Ａ）の下面を直接プリント配線板（４２）には
んだ付けすることが可能になる。リードが不要であるか
らパッケージ（３８、３８Ａ）を小型化でき、実装密度
を高めることが可能になる。
【００１８】ここに電極パターンはフレームに設けたス
ルーホール（２６、２６Ａ）の一方のパッド（２４ａ、
２４Ａ）で形成し、このスルーホール（２６、２６Ａ）
によってフレーム（１０、１０Ａ）内のリード用回路パ
ターン（１８）とこのパッド（２４ａ、２４Ａ）とを接
続することができる（請求項２）。このスルーホールお
よびパッドをフレーム外周縁のカットと同時に半分に割
り、半円環状のパッド２４ａを電極パターンとしてもよ
い（請求項３）。さらにフレーム（１０、１０Ａ）の上
面にヒートシンク（２８、２８Ａ）を固着してＩＣチッ
プ収容部（３０）を形成し、このヒートシンク（２８、
２８Ａ）にＩＣチップ収容部（３０）側から接着すれ
ば、放熱性が向上する（請求項４）。
ルーホール（２６、２６Ａ）の一方のパッド（２４ａ、
２４Ａ）で形成し、このスルーホール（２６、２６Ａ）
によってフレーム（１０、１０Ａ）内のリード用回路パ
ターン（１８）とこのパッド（２４ａ、２４Ａ）とを接
続することができる（請求項２）。このスルーホールお
よびパッドをフレーム外周縁のカットと同時に半分に割
り、半円環状のパッド２４ａを電極パターンとしてもよ
い（請求項３）。さらにフレーム（１０、１０Ａ）の上
面にヒートシンク（２８、２８Ａ）を固着してＩＣチッ
プ収容部（３０）を形成し、このヒートシンク（２８、
２８Ａ）にＩＣチップ収容部（３０）側から接着すれ
ば、放熱性が向上する（請求項４）。
【図１】本発明の一実施例の概念を示す一部断面した斜
視図
視図
【図２】そのプリント配線板への実装方法を示す断面図
【図３】製造工程説明図
【図４】製造工程の流れ図
【図５】他の実施例の断面図
【図６】同じく下面の斜視図
１０、１０Ａ フレーム １４ 絶縁層としての銅張積層板 １８ リード用回路パターン ２０ 金メッキ ２２ 絶縁層としてのポリイミド板 ２４ａ、２４Ａ 電極パターンとしてのパッド ２６、２６Ａ スルーホール ２８、２８Ａ ヒートシンク ３０ ＩＣチップ収容部 ３２ ＩＣチップ ３８、３８Ａ ＩＣパッケージ
Claims (4)
- 【請求項１】 樹脂絶縁層間に形成したリード用回路パ
ターンを有するプリント板からなる枠状のフレームと、
このフレームの下面から下方へ突出しないように前記フ
レームの枠内に形成されたＩＣチップ収容部と、前記フ
レームの下面に形成され前記リード用回路パターンに接
続された電極パターンとを備えることを特徴とするＩＣ
パッケージ。 - 【請求項２】 電極パターンは、前記フレームに設けた
スルーホールの一端が接続されたパッドで形成されてい
る請求項１のＩＣパッケージ。 - 【請求項３】 電極パターンは、前記フレームに設けた
スルーホールを縦に２分割する前記フレームの端面で分
割された半円環状のパッドで形成されている請求項２の
ＩＣパッケージ。 - 【請求項４】 ＩＣチップ収容部は、前記フレームの上
面に固着されたヒートシンクと、前記フレームの枠内面
とで形成され、ＩＣチップは前記ヒートシンクに固着さ
れている請求項１のＩＣパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26127891A JPH0574972A (ja) | 1991-09-13 | 1991-09-13 | Ｉｃパツケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26127891A JPH0574972A (ja) | 1991-09-13 | 1991-09-13 | Ｉｃパツケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574972A true JPH0574972A (ja) | 1993-03-26 |
Family
ID=17359601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26127891A Pending JPH0574972A (ja) | 1991-09-13 | 1991-09-13 | Ｉｃパツケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574972A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08255850A (ja) * | 1995-03-16 | 1996-10-01 | Nec Corp | 半導体装置 |
| US5646444A (en) * | 1995-10-05 | 1997-07-08 | Motorola, Inc. | Apparatus and method for mounting a component to an electrical circuit |
| KR100533762B1 (ko) * | 2000-07-18 | 2005-12-06 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59198739A (ja) * | 1983-04-26 | 1984-11-10 | Nec Corp | チツプキヤリア |
| JPS6082300A (ja) * | 1983-10-08 | 1985-05-10 | Katsuyuki Hata | 空缶の圧潰装置 |
| JPS63107129A (ja) * | 1986-10-24 | 1988-05-12 | Nec Corp | チツプキヤリア |
-
1991
- 1991-09-13 JP JP26127891A patent/JPH0574972A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59198739A (ja) * | 1983-04-26 | 1984-11-10 | Nec Corp | チツプキヤリア |
| JPS6082300A (ja) * | 1983-10-08 | 1985-05-10 | Katsuyuki Hata | 空缶の圧潰装置 |
| JPS63107129A (ja) * | 1986-10-24 | 1988-05-12 | Nec Corp | チツプキヤリア |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08255850A (ja) * | 1995-03-16 | 1996-10-01 | Nec Corp | 半導体装置 |
| US5646444A (en) * | 1995-10-05 | 1997-07-08 | Motorola, Inc. | Apparatus and method for mounting a component to an electrical circuit |
| KR100533762B1 (ko) * | 2000-07-18 | 2005-12-06 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5065281A (en) | Molded integrated circuit package incorporating heat sink | |
| JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| JP3111134B2 (ja) | パッケージされた集積回路及びその形成方法 | |
| US5631497A (en) | Film carrier tape and laminated multi-chip semiconductor device incorporating the same | |
| US4849857A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| US7098533B2 (en) | Printed circuit board with a heat dissipation element and package comprising the printed circuit board | |
| US7002236B2 (en) | Semiconductor package and method for producing the same | |
| US4819041A (en) | Surface mounted integrated circuit chip package and method for making same | |
| WO1995008189A1 (fr) | Circuit multipuce | |
| US5796038A (en) | Technique to produce cavity-up HBGA packages | |
| JPH0917919A (ja) | 半導体装置 | |
| US4964019A (en) | Multilayer bonding and cooling of integrated circuit devices | |
| JPH08306855A (ja) | 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法 | |
| JPH0574972A (ja) | Ｉｃパツケージ | |
| KR100693168B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
| JPH0473297B2 (ja) | ||
| JPH0155591B2 (ja) | ||
| JPH07115281A (ja) | プリント配線板 | |
| KR20010057046A (ko) | 캐비티를 갖는 패키지 기판 | |
| JPH06291246A (ja) | マルチチップ半導体装置 | |
| JPH0525736U (ja) | 放熱パツケージ付きｉｃ | |
| JP2796636B2 (ja) | 電子部品搭載用基板 | |
| JPH0629421A (ja) | 電子部品搭載用基板 | |
| JP2686156B2 (ja) | 熱放散型半導体パッケージ |