JPH04277615A - 化合物半導体の薄膜成長方法 - Google Patents

化合物半導体の薄膜成長方法

Info

Publication number
JPH04277615A
JPH04277615A JP11953891A JP11953891A JPH04277615A JP H04277615 A JPH04277615 A JP H04277615A JP 11953891 A JP11953891 A JP 11953891A JP 11953891 A JP11953891 A JP 11953891A JP H04277615 A JPH04277615 A JP H04277615A
Authority
JP
Japan
Prior art keywords
substrate
defects
thin film
compound semiconductor
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11953891A
Other languages
English (en)
Inventor
Naoki Furuhata
直規 古畑
Hironobu Miyamoto
広信 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11953891A priority Critical patent/JPH04277615A/ja
Publication of JPH04277615A publication Critical patent/JPH04277615A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、III−V族化合物半
導体の薄膜成長方法に関する。
【0002】
【従来の技術】近年、GaAs,AlGaAs等のII
I−V族化合物半導体を用いた高速論理素子,半導体レ
ーザ,光電子集積回路(OEIC)の開発が急速に発展
し、それに伴い高制御な薄膜形成技術、サブミクロン加
工技術等の高度な素子作製プロセスが要求されるように
なっている。特に半導体層の薄膜形成技術は、素子構造
を作製する重要な鍵になっており、有機金属気相成長法
(MOVPE),分子線エピタキシャル成長法(MBE
)等の方法が活発に研究開発されている。
【0003】これらの成長方法では、基板に薄膜を成長
する前に基板表面を清浄化するため、例えばGaAs基
板ならば、成長室内において砒素雰囲気中で600℃程
度のサーマルアニールを行っている。この工程により、
反応性水溶液で基板をエッチングしても除去できなかっ
た薄い酸化膜や不純物を取り除くことができる。
【0004】実際にデバイス構造を作製するときは、基
板を清浄化した後、更にノンドープのバッファー層を5
000オングストローム〜1μm成長し、基板からの不
純物の拡散などを抑制し、チャネルに悪影響を及ぼさな
いようにしている。
【0005】以上のような方法で、デバイスに対する基
板からの影響をなくし、更にイオン注入や、メサエッチ
により素子間分離を行って集積化を図っているが、横山
らが報告しているように、素子間分離した2つのデバイ
スが並んでいる時、隣のデバイスのオーミック電極に逆
バイアスをかけると、もう一方のデバイスのドレイン電
流が影響を受け、しきい値電圧が変動する現象が見られ
ることがわかった(エレクトロン  デバイス  レタ
ーズ(Electron  DeviceLetter
s)第8巻,280頁,1987年)。これはサイドゲ
ート効果あるいはバックゲート効果と呼ばれており、集
積化を図る上で大きな障害となる。
【0006】これには2つの原因が考えられる。1つは
、基板とエピタキシャル成長層界面に不純物があり、こ
れがリーク電流のキャリアになっていると考えるもので
ある。実際、サーマルアニーリングを行い清浄化した基
板でも、その界面には、アクセプター不純物である高濃
度のカーボンが存在することがSIMS(走査形イオン
マイクロコピー分析装置)により確かめられている。 もう1つは、基板中の深い準位にある電子やホールが電
圧をかけることによりキャリアを放出し、それがリーク
電流の原因になるというものである。
【0007】これらの問題を解決するため従来技術では
次のようなことが行われている。前述の横山らは、基板
を清浄化する際、基板温度を酸化膜が蒸発する温度より
更に高温に上げて、積極的に基板表面をエッチングする
方法(サーマルエッチング)を試みた。これは、基板と
エピタキシャル界面の不純物除去を目的としたものであ
る。
【0008】これに対してスミスらは、むしろバッファ
ー層を高抵抗化することを考え、通常のMBE法で15
0〜300℃という低温でGaAsバッファーを成長し
た(Smith  et  al.エレクトロン  デ
バイス  レターズ(Electron  Devic
e  Letters)第9巻,77頁,1988年)
。低温で成長したGaAs層は、極めて高抵抗になるこ
とが知られている。
【0009】他にFeやCrなどIII−V族化合物半
導体にとって深い準位を形成する不純物をドーピングし
て高抵抗エピタキシャル層を成長する方法もあるが、半
絶縁性基板と同様に深い準位からキャリアを放出する恐
れがあり、また異常拡散や析出の可能性もあることから
、効果的とはいえない。
【0010】
【発明が解決しようとする課題】以上に述べた、サイド
ゲート効果をなくすための従来例では、次のような問題
がある。まず横山らの、基板を清浄化する際、基板温度
を酸化膜が蒸発する温度より更に高温に上げて、サーマ
ルエッチングにより基板とエピタキシャル界面の不純物
を除去する方法では、カーボンが若干減少し、ある程度
の改善は見られるが、完全にカーボンを除去できないこ
とと、エピタキシャル層に対する基板からの影響をなく
すことはできない。またスミスらの、通常のMBE法で
150〜300℃という低温でGaAsバッファーを成
長し高抵抗化する方法は、基板とエピタキシャル層を完
全に絶縁する点では優れているが、バッファー層の結晶
性が悪いため、その上に成長するデバイス構造を有する
エピタキシャル層の膜質が劣化することと、エピタキシ
ャル層を成長するときは、通常の成長温度(600℃)
に戻すため、この時バッファー層の回復が起こり、高抵
抗でない結晶が、部分的に生じることがある。
【0011】本発明は、以上述べたような従来の問題点
を解決するためになされたもので、基板上にIII−V
族化合物半導体薄膜を成長する際に、基板を高抵抗化し
、しかも不純物の影響をなくして、サイドゲート効果を
なくすことを目的としている。
【0012】
【課題を解決するための手段】本発明は、III−V族
化合物半導体の薄膜成長方法において、イオン化したガ
スを、格子欠陥が導入され基板表面が絶縁化する程度の
加速エネルギーで基板表面に照射した後、基板上に半導
体薄膜を成長することを特徴とする。
【0013】
【作用】本発明では、イオン化して基板に照射するガス
として、不活性ガス,酸素,反応性ガスを用いる。成長
前に基板表面にイオン化したガスを高い加速エネルギー
で照射することにより、基板に欠陥を導入し、深い準位
を形成して、基板を高抵抗化する。更に浅い準位にある
不純物は、トラップされてキャリアになることはない。 従って基板とエピタキシャル層を完全に絶縁することが
できる。またイオン衝撃により誘起される欠陥は、微少
な格子欠陥なので、その上に成長した場合、数原子層で
結晶は回復し、良好なエピタキシャル層を成長すること
ができる。さらにこのようにして導入された欠陥は、6
00℃程度のアニールでは容易に回復しないことが確か
められている。
【0014】
【実施例】以下、本発明の一実施例について説明する。 本実施例では、基板に欠陥を導入するために、マイクロ
波励起Electron  Cyclotron  R
esonance(ECR)ドライエッチング装置を用
いた。イオン化する不活性ガスには、アルゴン(Ar)
を使用した。
【0015】基板は、有機洗浄とH2SO4/H2O2
/H2O(3:1:1)水溶液でエッチングした後、装
置にセットした。ECR装置により、イオン化したAr
を10分間照射した。この時、Arガス流量は1cc/
min、マイクロ波パワーは300W、イオンの加速エ
ネルギーは200eVである。このような処理を施した
基板を分子線エピタキシャル成長装置(MBE)にセッ
トした。本実施例において、III 族原料にガリウム
(Ga)およびアルミニウム(Al)、V族原料に砒素
(As)、n型ドーパントにシリコン(Si)を用いて
、半絶縁性GaAs基板上にGaAs/AlGaAs系
の高電子移動度トランジスタ(HEMT)構造を作製し
た。
【0016】成長室にて砒素を照射しながら600℃に
加熱して、成長を開始する。この時RHEED(反射型
高エネルギー電子回折装置)観察では、アモルファスに
見られるようなハローパターンを示したが、成長開始後
1〜2分すると良好な単結晶であることを示すストリー
クパターンに変わった。成長構造は、ノンドープGaA
s層1000オングストローム,Siドープ(2×10
18cm−3),Al0.25Ga0.75As300
オングストローム,GaAsキャップ層(2×1018
cm−3)500オングストロームである。
【0017】以上のような工程で作製したサンプルにプ
ロセスを施し、実際に素子を作り、サイドゲート効果を
調べた。図1に示すように、横軸にサイドゲート電圧、
縦軸にソースドレイン電流の変化分(Idss /Id
ss (0))をとると、本発明の方法では、サイドゲ
ート電圧を増加してもIdss/Idss (0)はま
ったく変化しないが、他の方法では減少する。即ちサイ
ドゲート効果が見られる。
【0018】また通常は、5000オングストローム〜
1μmのバッファー層が必要だが、この場合は1000
オングストロームでもまったく問題なく、基板作製のス
ループットが向上した。
【0019】なお本実施例では、ガスをイオン化した基
板にダメージを与える方法として、ECRドライエッチ
ング法を用いたが、ガスをイオン化し基板に照射できる
方法ならば他のいかなる方法でもかまわない。
【0020】また本実施例では、GaAs基板について
記述したが、InPのような他のIII−V族化合物半
導体基板あるいは、その混晶においても同様な効果があ
る。
【0021】
【発明の効果】本発明により、ICを作製する場合問題
になる、サイドゲート効果がなくなり、さらに通常必要
な5000オングストローム〜1μmのバッファー層も
必要なく、基板作製のスループットが向上した。
【図面の簡単な説明】
【図1】本発明の効果を示す特性図である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】III−V族化合物半導体の薄膜成長方法
    において、イオン化したガスを、格子欠陥が導入され基
    板表面が絶縁化する程度の加速エネルギーで基板表面に
    照射した後、基板上に半導体薄膜を成長することを特徴
    とする化合物半導体の薄膜成長方法。
JP11953891A 1991-03-05 1991-03-05 化合物半導体の薄膜成長方法 Pending JPH04277615A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11953891A JPH04277615A (ja) 1991-03-05 1991-03-05 化合物半導体の薄膜成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11953891A JPH04277615A (ja) 1991-03-05 1991-03-05 化合物半導体の薄膜成長方法

Publications (1)

Publication Number Publication Date
JPH04277615A true JPH04277615A (ja) 1992-10-02

Family

ID=14763770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11953891A Pending JPH04277615A (ja) 1991-03-05 1991-03-05 化合物半導体の薄膜成長方法

Country Status (1)

Country Link
JP (1) JPH04277615A (ja)

Similar Documents

Publication Publication Date Title
EP0365875B1 (en) Capped anneal
US7901994B2 (en) Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
JPH07263355A (ja) 半導体装置の製造方法,半導体結晶表面のクリーニング方法,及び半導体装置
US4795717A (en) Method for producing semiconductor device
JPH10256154A (ja) 半導体ヘテロ構造およびその製造方法並びに半導体装置
JP2000101081A (ja) GaAsに基づく半導体上に酸化物層を有する素子の製作方法
JP3438116B2 (ja) 化合物半導体装置及びその製造方法
JPH04277615A (ja) 化合物半導体の薄膜成長方法
JP3211227B2 (ja) GaAs層の表面安定化方法、GaAs半導体装置の製造方法および半導体層の形成方法
WO2023095237A1 (ja) 電界効果トランジスタおよびその作製方法
JP2691571B2 (ja) 化合物半導体装置の製造方法
JP7388545B2 (ja) 半導体装置の製造方法
JP3205575B2 (ja) トランジスタ及び結晶成長方法
JPH04364023A (ja) 化合物半導体の薄膜成長方法
JP3541324B2 (ja) 半導体装置の製造方法
JPH0272636A (ja) 半導体装置の製造方法
JPH06224226A (ja) 化合物半導体装置の製造方法及び化合物半導体装置
JPH04181731A (ja) 化合物半導体結晶の表面処理方法
JPS62115831A (ja) 半導体装置の製造方法
JP3168310B2 (ja) 半導体デバイスの製造方法
JP2770586B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2897107B2 (ja) 結晶成長方法
JP2000223420A (ja) 半導体基板の製造方法
JPH0473609B2 (ja)
JPH1174515A (ja) 化合物半導体装置の製造方法及び化合物半導体装置