JPH04274346A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は半導体装置に関し、特
に、半導体装置の微細化された配線層の形成に関するも
のである。

【０００２】

【従来の技術】図１４はアイ・イー・ディ・エム　　８
７−２０９〜２１１　　「サブミクロンワイヤリング　
　テクノロジィー　　ウイズ　　タングステン　　アン
ド　　プラナリゼイション」（ＩＥＤＭ　　８７−２０
９〜２１１　“Ｓｕｂｍｉｃｒｏｎ　Ｗｉｒｉｎｇ　Ｔ
ｅｃｈｎｏｌｏｇｙ　ｗｉｔｈ　Ｔｕｎｇｓｔｅｎ　ａ
ｎｄ　Ｐｌａｎａｒｉｚａｔｉｏｎ　”）で示された、
多層配線構造とその平坦化を示す概略図である。図１４
において、１は半導体基板であり、基板１の素子領域に
は不純物拡散層８が形成されている。３３は基板１上に
形成された絶縁膜であり、該絶縁膜３３の拡散層８上に
位置する領域にはコンタクトホールが形成され、該コン
タクトホールには金属柱４４が形成され、該金属柱４４
はその上部に形成された所定の幅にパターニングされた
第１の導電層に電気的に接続されている。また、第１の
導電層３上にはこれを覆うように層間絶縁膜６が形成さ
れ、第２の導電層７は層間絶縁膜６のコンタクトホール
に設けた金属柱４４を介して第１の導電層３に電気的に
接続されている。これによって、１層目の第１の導電層
３と２層目の第２の導電層７が電気的に導通した２層配
線構造が形成されている。

【０００３】このような従来の多層配線のプロセスにつ
いて簡単に説明すると、まず、一層目の第１の導電層３
を所定の幅にパターニングし、その後に、層間絶縁膜を
６を形成し、その上からコンタクトホールのパターニン
グを行い、コンタクトホール内に選択的に金属柱４４を
形成した後、第２の配線層となる導電層を全面に形成し
、これを再度パターニングしていた。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
多層配線構造では、上述のように配線層、即ち、第１の
導電層３，第２の導電層７自体にパターニングが必要で
あるために、リソグラフィー技術律則で配線幅の最小寸
法が決定されていた。

【０００５】また、第１の導電層３と第２の導電層７を
電気的に導通させるためには、第２の導電層７と第１の
導電層３との間の層間絶縁膜６にコンタクトホールを設
け、該コンタクトホール内に金属柱４４を設ける必要が
あるが、下層導電層である第１の導電層３の配線幅が微
小である場合、例えば、配線幅が０．２μｍしかない場
合には、これにマージンを持って上層配線層のコンタク
トをとることは至難の業であった。また、この場合、た
とえコンタクトをとることが出来てもコンタクトホール
の径を非常に微細（例えば０．１μｍ程度）に形成しな
ければならず、コンタクトホールの形成が非常に困難な
ものになるという問題が生じることは言うまでもない。 このように、超微細化された多層配線プロセスにおいて
はリソグラフィーに技術的な負担が大きくかかるために
、これに配線パターンの微細化が制限されると言う問題
が生じていた。

【０００６】この発明は上記の問題点を解消するために
なされたもので、リソグラフィー技術により配線寸法の
微細化が制限されることがなく、また、そのプロセスの
簡易性によってデバイスの高歩留りを約束することがで
きる半導体装置の構造を提供することを目的とする。

【０００７】

【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板上に形成された段差部と、該段差部の
側壁に沿って設けられた第１の導電層と、該第１の導電
層の側壁に沿って設けられた層間絶縁膜と、該層間絶縁
膜の側壁に沿って設けられ、該層間絶縁膜により上記第
１の導電層と電気的に絶縁された第２の導電層とを備え
たことを特徴とするものである。

【０００８】また、この発明に係る半導体装置は、上記
の構成において、第１の導電層と第２の導電層の配線を
、少なくとも上記第１の導電層，層間絶縁膜，及び第２
の導電層を覆って設けられた単独の配線層により行なう
ようにしたものである。

【０００９】また、この発明に係る半導体装置は、半導
体基板上に複数段に形成された段差部と、該段差部の各
段差の側壁に沿って設けられた複数の導電層と、これら
複数の導電層を覆って設けられ、複数の導電層を相互に
配線する単独の配線層とを備えたことを特徴とするもの
である。

【００１０】

【作用】この発明によれば、半導体デバイス内に形成さ
れた段差を利用し、これに沿った導電膜をサイドウォー
ル形状で形成することによって、リソグラフィー技術で
は困難と思える微細なパターンを形成することができる
。また、配線層と同様にこの上に形成される層間絶縁膜
をパターニングとの組み合わせを用いて、サイドウォー
ルで形成することによって第２配線以降の配線も、微細
なパターンに形成できる。また各配線間の接続はこれら
を覆って設けた単独の配線層により行うようにしたので
、配線間の接続に微細なコンタクトのパターニングを必
要としない。

【００１１】またこの発明によれば、半導体デバイス内
に形成された複数段からなる段差を利用し、この各段差
に沿って導電膜をサイドウォール形状で形成したので、
リソグラフィー技術では困難と思える微細パターンの配
線層を多層に形成でき、またこの多層配線間の接続は、
微細なコンタクトのパターニングを必要とすることなし
にこれらを覆う単独の配線パターンを設けることにより
容易に行える。

【００１２】

【実施例】図１は本発明の第１の実施例による半導体装
置を示しており、図１（ａ）　はその平面図、図１（ｂ
）　は図１（ａ）　のＩｂ−Ｉｂ線での断面図である。 図において、１は半導体基板、８は基板１内の素子領域
部分に形成された不純物拡散層、３３は基板１上に形成
された絶縁膜であり、該絶縁膜３３には拡散層８に達す
るコンタクトホールが設けられ、このコンタクトホール
内には導電性材料３ａが埋め込まれている。また、２は
絶縁膜３３上に形成された、導電層絶縁膜，あるいは内
部に配線層を有する層間絶縁膜１，またはダミー段差等
から構成される段差部であり、不純物がドーピングされ
たポリシリコンあるいは金属あるいはシリサイド，ポリ
サイド等からなる第１の導電層３が段差部２の側壁に沿
って形成され、これは導電性材料３ａを介して拡散層８
に電気的に接続されている。そしてこの第１の導電層３
の側壁に沿って層間絶縁膜６が形成され、さらに層間絶
縁膜６の側壁に沿って第１の導電層３と同様の材料から
なる第２の導電層７が形成されている。第１の導電層３
と第２の導電層７は層間絶縁膜６により電気的に絶縁さ
れている。 また、４は段差部２、第１の導電層３、層間絶縁膜６、
第２の導電層７領域を覆って形成された上部配線層であ
り、これにより、第１の導電層３と第２の導電層７とが
電気的に接続されている。

【００１３】次に図１の半導体装置の製造方法について
説明する。拡散層８が形成された基板１上に絶縁膜３３
を形成した後、該絶縁膜３３上に、導電層，絶縁膜，あ
るいは配線層がその内部に形成された層間絶縁膜，また
はダミー段差によりなる段差部２を形成する。その後、
レジストパターンを形成し、これをマスクとして絶縁膜
３３中に拡散層８に達するコンタクトホールを形成する
。その後、全面に絶縁膜３３中のコンタクトホールを該
金属３ａで埋めるとともに異方性エッチングにより段差
２の側壁に沿ってサイドウォール状に第１の導電層３を
形成する。その後、層間絶縁膜を全面に形成しこれを異
方性エッチングして第１の導電層３の側壁のみにサイド
ウォール状に層間絶縁膜６を残す。さらに全面に第２の
導電層となる金属を設け、異方性エッチングにより第２
の導電層を層間絶縁膜６の側壁のみにサイドウォール状
に形成する。これにより、基板１上に、第１の導電層３
と、層間絶縁膜６により第１の導電層３と電気的に絶縁
された第２の導電層７とが形成されたことになる。また
、第１の導電層３と第２の導電層７とを配線するための
上部配線層４は、ラインパターンを用いこれをエッチバ
ッグなどの技術により埋め込むことによって形成する。

【００１４】このような本実施例においては、半導体デ
バイス内に形成された絶縁膜等の段差部２を利用し、こ
れに沿って第１の導電層３をサイドウォール状で形成す
るようにしたので、リソグラフィー技術では困難と思え
る微細な配線パターンを形成することができる。また、
第１の導電層３と同様にこの上に形成する層間絶縁膜６
をパターニングとの組み合わせを用いて、第１の導電層
３の側壁にサイドウォール状に形成し、さらに第２の導
電層３もこの層間絶縁膜６の側壁に沿ってサイドウォー
ル状に形成したので、層間絶縁膜６，第２の導電層もリ
ソグラフィー技術では限界である線幅以下にまで微細化
できる。

【００１５】よって、本実施例によれば、リソグラフィ
ー技術では限界である線幅以下の微細配線を基板の横方
向に対して多層に形成することができ、素子の微細化が
図れる。

【００１６】また、第１の導電層３と第２の導電層７の
配線層間のコンタクトは、単独の上部配線層４により容
易に行なうことができ、従来のように層間絶縁膜に微細
なコンタクトホールを形成することなく、簡易で安定し
たプロセスで多層配線の形成が可能となり、デバイスの
歩留りを大幅に向上できる。

【００１７】また、第１の導電層３と第２の導電層７の
配線抵抗は、用いる段差２の高さにより容易に制御する
ことができ、大きな配線抵抗を得たい場合には段差の高
さを高くするとよく、逆に配線抵抗を小さくしたい場合
には段差を低くするとよい。

【００１８】次に、本発明の第２の実施例による半導体
装置について図２を用いて説明する。図２（ａ）　はそ
の平面構造を、図２（ｂ）　は図２（ａ）　のＩＩｂ−
ＩＩｂ線での断面構造を示している。図において、図１
と同一符号は同一または相当部分を示しており、本実施
例の構造は、段差部２が第１段差２ａ，第２段差２ｂの
二段の段差から構成されており、第１段差２ａ，第２段
差２ｂの側壁部にはこれに沿ってそれぞれサイドウォー
ル状で形成した第１の導電層３と、その側壁に沿ってサ
イドウォール状に形成した層間絶縁膜６と、さらにこの
層間絶縁膜６の側壁に沿ってサイドウォール状に形成し
た第２の導電層３が設けられており、この第１段差２ａ
，第２段差２ｂの側壁に位置する第１の導電層３，第２
の導電層７は単独の上部配線層４によって相互に接続さ
れている。

【００１９】次に本実施例の構造の製造方法を図３ない
し図１２を用いて説明する。各図において、（ａ）　は
その平面構造を、（ｂ）　は各図（ａ）　のｂ−ｂ線で
の断面構造を示している。

【００２０】まず、拡散層８が形成された基板１の主表
面に絶縁膜３３を形成し、該絶縁膜３３上に導電層、あ
るいは絶縁膜（絶縁膜中に配線層が埋め込まれていても
よい），ダミー段差などより、第１段差２ａ，第２段差
２ｂからなる二段の段差部２を形成する（図３）。

【００２１】次に、この段差部２を覆うように全面にレ
ジストパターン１０を設け、これをマスクとして絶縁膜
３３をエッチングし、絶縁膜３３中に拡散層８に達する
コンタクトホール３３ａを形成する（図４，但し図４（
ａ）　は便宜上、レジスト１０を透明に描いている）。

【００２２】次に、コンタクトホール３３ａ内を埋め、
さらに段差部２ａを覆うように全面に導電性材料３を所
望の膜厚だけ堆積し（図５、但し図５（ａ）　は便宜上
第１の導電層材料を透明に描いている）、その後、全面
に異方性エッチングを施し、第１段差２ａ，第２段差２
ｂの側壁に沿ってサイドウォール状に第１の導電層３を
残す（図６）。

【００２３】その後、全面に絶縁膜６を設け（図７，但
し図７（ａ）　では便宜上、絶縁膜６を透明に描いてい
る。）、異方性エッチングにより第１，第２段差２ａ，
２ｂの第１の導電層３の側壁に沿ってそれぞれサイドウ
ォール状に層間絶縁膜６を形成し、さらに全面に所望の
膜厚に第２の導電層材料７を堆積し（図８、但し図８（
ａ）は便宜上第２の導電層材料７を透明に描いている）
、同様に異方性エッチングにより、層間絶縁膜６の側壁
に沿ってサイドウォール状に第２の導電層７を残す（図
９）。ここで、この第１の導電層３，層間絶縁膜６，第
２の導電層の配線幅は異方性エッチング前に堆積する各
導電層材料の膜厚にほぼ等しく形成され、容易に調整可
能である。

【００２４】次に、全面に層間絶縁膜５を設け（図１０
、但し図１０（ａ）　は便宜上、層間絶縁膜５を透明に
描いている）、これにコンタクトホールの開孔を行い、
ラインパターンをエッチバック等の技術により埋め込む
ことによって上部配線層４を形成し、これにより、第１
の段差２ａ，第２の段差２ｂの側壁に設けた第１の導電
層３，第２の導電層７相互間の配線を行なう（図１１，
図１２、但し，図１１（ａ），図１２（ａ）　の絶縁膜
３３上の層間絶縁膜５は便宜上、透明に描いている）。

【００２５】このような本実施例によれば、上記実施例
と同様に、半導体デバイス内に形成された段差部２を利
用し、これに沿って第１の導電層３，層間絶縁膜６，第
２の導電層７を順次サイドウォール状で形成するように
したので、リソグラフィー技術では限界である線幅以下
の微細な配線パターンを得ることができる。

【００２６】また、第１の導電層３と第２の導電層７の
配線層間のコンタクトは、単独の上部配線層４により容
易に行なうことができ、層間絶縁膜６に微細なコンタク
トホールを形成することなく、安定した簡易なプロセス
で多層配線の形成が可能となり、デバイスの歩留りを向
上できる。

【００２７】また、本実施例においては、段差部２を二
段のものから構成し、下段，上段の側壁部に沿って第１
の導電層３と、層間絶縁膜６により第１の導電層３と絶
縁された第２の導電層７をサイドウォール状に順次形成
し、これらを上層配線層４により相互に配線するように
したので、基板上の段差部側壁に横方向に多層に形成し
た配線層同士，及び基板の縦方向に多層に形成した配線
層同士を相互に配線することができる。これにより、微
細多層配線を基板横方向，縦方向に容易に実現でき、素
子の集積化を図ることができる。

【００２８】しかも、上記実施例で説明したように、第
１の導電層３と第２の導電層７の配線抵抗は段差２の高
さを制御することにより容易に調整可能であり、微細化
の進展に伴う配線に付随した配線抵抗劣化の問題にも充
分に対処できる。

【００２９】また、図１３は本発明の第３の実施例によ
る半導体装置を示しており、図１３（ａ）　はその平面
図、図１３（ｂ）　は図１３（ａ）　のＸＩＩＩ　ｂ−
ＸＩＩＩ　ｂ線での断面図である。図において、図１及
び図２と同一符号は同一または相当部分を示しており、
本実施例では、拡散層８を有する基板１上に絶縁膜を介
して段差２が形成され、第１の段差２ａ，第２の段差２
ｂの側壁にそれぞれサイドウォール状に第１の導電層３
を形成している。第１の段差２ａの側壁にある第１の導
電層３は絶縁膜３３のコンタクトホール内に設けた導電
膜３ａにより基板１内の拡散層８に接続されている。ま
た、第１の段差２ａ，第２の段差２ｂの側壁に配置され
た第１の導電層３同士の配線は単独の上部配線層４によ
り行っている。

【００３０】本構造の製造方法は上記実施例の製法で説
明したように、まず、拡散層８が形成された基板１上に
絶縁膜３３を介して段差２を設け、パターニングにより
絶縁層３３に拡散層に達するコンタクトホールを設け、
全面に第１の導電層材料を堆積し、異方性エッチングに
よりこれを第１の段差２ａ，第２の段差２ｂの側壁のみ
に残し、最後にこれらを上部配線層４により配線して得
ることができる。

【００３１】このような本実施例によれば、上記実施例
と同様に、第１の導電層３をリソグラフィー技術では限
界の線幅以下にまで微細化でき、しかもこの微細な配線
を基板の縦方向に対して多層に形成することができる。 また多層配線間の接続に際しては、微細なコンタクトの
パターニングをせずに容易に配線することができ、その
プロセスを簡易に高歩留りで行うことができる。

【００３２】なお、上記第２，第３の実施例では、下地
段差２が２段のものを示したが、これは別に何段であっ
ても構わない。

【００３３】また、配線層の種類は、Ｐｏｌｙ−Ｓｉ（
ドーピング有り）であっても金属であってもシリサイド
、ポリサイド膜であっても構わない。

【００３４】また上記の実施例では第１の導電層３と絶
縁膜３３のコンタクトホール３３ａ内の導電膜３ａとを
同一の材料から構成し、第１の導電層３の堆積とコンタ
クトホール３３ａ内の導電膜３の埋め込みを同一工程で
行うようにしたが、これらは異なる材料からなるもので
あってもよく、この場合にはコンタクトホール３３ａ内
に導電性材料３ａを埋め込む工程と、第１の導電層材料
を全面に堆積する工程とを別工程で行えばよい。

【００３５】

【発明の効果】以上のように、この発明によれば、半導
体デバイス内に形成された段差を利用し、これに沿った
導電膜をサイドウォール形状で形成するようにしたので
、リソグラフィーで限界である線幅を持つ配線層の形成
が可能となるという効果がある。またこの様にして形成
されたサイドウォール上の配線は、段差を変えることに
よって容易にその抵抗を変えることができ、配線の微細
化に伴う配線抵抗の劣化に充分に対処できるという効果
がある。また、この様にして形成されたサイドウォール
上の配線間のコンタクトはラインパターンを用いること
によって容易に行なうことができるので、従来の様に、
微細なコンタクトを形成することなく、多層配線が簡易
なプロセスで安定に形成可能となり、デバイスの歩留り
を著しく向上できるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例による半導体装置の構造
を示す平面図及び断面図である。

【図２】本発明の第２の実施例による半導体装置の構造
を示す平面図及び断面図である。

【図３】本発明の第２の実施例による半導体装置の製造
方法を示す図である。

【図４】本発明の第２の実施例による半導体装置の製造
方法を示す図である。

【図５】本発明の第２の実施例による半導体装置の製造
方法を示す図である。

【図６】本発明の第２の実施例による半導体装置の製造
方法を示す図である。

【図７】本発明の第２の実施例による半導体装置の製造
方法を示す図である。

【図８】本発明の第２の実施例による半導体装置の製造
方法を示す図である。

【図９】本発明の第２の実施例による半導体装置の製造
方法を示す図である。

【図１０】本発明の第２の実施例による半導体装置の製
造方法を示す図である。

【図１１】本発明の第２の実施例による半導体装置の製
造方法を示す図である。

【図１２】本発明の第２の実施例による半導体装置の製
造方法を示す図である。

【図１３】本発明の第３の実施例による半導体装置の構
造を示す平面図及び断面図である。

【図１４】従来の半導体装置の断面構造を示す図である
。

【符号の説明】

１　　　　　　半導体基板 ２　　　　　　段差部 ２ａ　　　　第１の段差 ２ｂ　　　　第２の段差 ３　　　　　　第１の導電層 ４　　　　　　配線層 ５　　　　　　層間絶縁膜 ６　　　　　　層間絶縁膜 ７　　　　　　第２の導電層 ８　　　　　　拡散領域 １０　　　　レジスト １０ａ　　レジストの開孔部 ３３　　　　絶縁膜 ４４　　　　金属柱

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　半導体基板上に形成された段差部と、
   該段差部の側壁に沿って設けられた第１の導電層と、該
   第１の導電層の側壁に沿って設けられた層間絶縁膜と、
   該層間絶縁膜の側壁に沿って設けられ、該層間絶縁膜に
   より上記第１の導電層と電気的に絶縁された第２の導電
   層とを備えたことを特徴とする半導体装置。
2. 【請求項２】　　請求項１記載の半導体装置において、
   上記第１の導電層と上記第２の導電層の配線は、少なく
   とも上記第１の導電層，層間絶縁膜，及び第２の導電層
   を覆って設けられた単独の配線層により成されているこ
   とを特徴とする半導体装置。
3. 【請求項３】　　半導体基板上に複数段に形成された段
   差部と、該段差部の各段差の側壁に沿って設けられた複
   数の導電層と、該複数の導電層を覆って設けられ、該複
   数の導電層を相互に配線する単独の配線層とを備えたこ
   とを特徴とする半導体装置。