JPH04274346A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04274346A
JPH04274346A JP5962591A JP5962591A JPH04274346A JP H04274346 A JPH04274346 A JP H04274346A JP 5962591 A JP5962591 A JP 5962591A JP 5962591 A JP5962591 A JP 5962591A JP H04274346 A JPH04274346 A JP H04274346A
Authority
JP
Japan
Prior art keywords
conductive layer
insulating film
wiring
interlayer insulating
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5962591A
Other languages
English (en)
Inventor
Koji Ozaki
浩司 小崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5962591A priority Critical patent/JPH04274346A/ja
Publication of JPH04274346A publication Critical patent/JPH04274346A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は半導体装置に関し、特
に、半導体装置の微細化された配線層の形成に関するも
のである。
【0002】
【従来の技術】図14はアイ・イー・ディ・エム  8
7−209〜211  「サブミクロンワイヤリング 
 テクノロジィー  ウイズ  タングステン  アン
ド  プラナリゼイション」(IEDM  87−20
9〜211 “Submicron Wiring T
echnology with Tungsten a
nd Planarization ”)で示された、
多層配線構造とその平坦化を示す概略図である。図14
において、1は半導体基板であり、基板1の素子領域に
は不純物拡散層8が形成されている。33は基板1上に
形成された絶縁膜であり、該絶縁膜33の拡散層8上に
位置する領域にはコンタクトホールが形成され、該コン
タクトホールには金属柱44が形成され、該金属柱44
はその上部に形成された所定の幅にパターニングされた
第1の導電層に電気的に接続されている。また、第1の
導電層3上にはこれを覆うように層間絶縁膜6が形成さ
れ、第2の導電層7は層間絶縁膜6のコンタクトホール
に設けた金属柱44を介して第1の導電層3に電気的に
接続されている。これによって、1層目の第1の導電層
3と2層目の第2の導電層7が電気的に導通した2層配
線構造が形成されている。
【0003】このような従来の多層配線のプロセスにつ
いて簡単に説明すると、まず、一層目の第1の導電層3
を所定の幅にパターニングし、その後に、層間絶縁膜を
6を形成し、その上からコンタクトホールのパターニン
グを行い、コンタクトホール内に選択的に金属柱44を
形成した後、第2の配線層となる導電層を全面に形成し
、これを再度パターニングしていた。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
多層配線構造では、上述のように配線層、即ち、第1の
導電層3,第2の導電層7自体にパターニングが必要で
あるために、リソグラフィー技術律則で配線幅の最小寸
法が決定されていた。
【0005】また、第1の導電層3と第2の導電層7を
電気的に導通させるためには、第2の導電層7と第1の
導電層3との間の層間絶縁膜6にコンタクトホールを設
け、該コンタクトホール内に金属柱44を設ける必要が
あるが、下層導電層である第1の導電層3の配線幅が微
小である場合、例えば、配線幅が0.2μmしかない場
合には、これにマージンを持って上層配線層のコンタク
トをとることは至難の業であった。また、この場合、た
とえコンタクトをとることが出来てもコンタクトホール
の径を非常に微細(例えば0.1μm程度)に形成しな
ければならず、コンタクトホールの形成が非常に困難な
ものになるという問題が生じることは言うまでもない。 このように、超微細化された多層配線プロセスにおいて
はリソグラフィーに技術的な負担が大きくかかるために
、これに配線パターンの微細化が制限されると言う問題
が生じていた。
【0006】この発明は上記の問題点を解消するために
なされたもので、リソグラフィー技術により配線寸法の
微細化が制限されることがなく、また、そのプロセスの
簡易性によってデバイスの高歩留りを約束することがで
きる半導体装置の構造を提供することを目的とする。
【0007】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板上に形成された段差部と、該段差部の
側壁に沿って設けられた第1の導電層と、該第1の導電
層の側壁に沿って設けられた層間絶縁膜と、該層間絶縁
膜の側壁に沿って設けられ、該層間絶縁膜により上記第
1の導電層と電気的に絶縁された第2の導電層とを備え
たことを特徴とするものである。
【0008】また、この発明に係る半導体装置は、上記
の構成において、第1の導電層と第2の導電層の配線を
、少なくとも上記第1の導電層,層間絶縁膜,及び第2
の導電層を覆って設けられた単独の配線層により行なう
ようにしたものである。
【0009】また、この発明に係る半導体装置は、半導
体基板上に複数段に形成された段差部と、該段差部の各
段差の側壁に沿って設けられた複数の導電層と、これら
複数の導電層を覆って設けられ、複数の導電層を相互に
配線する単独の配線層とを備えたことを特徴とするもの
である。
【0010】
【作用】この発明によれば、半導体デバイス内に形成さ
れた段差を利用し、これに沿った導電膜をサイドウォー
ル形状で形成することによって、リソグラフィー技術で
は困難と思える微細なパターンを形成することができる
。また、配線層と同様にこの上に形成される層間絶縁膜
をパターニングとの組み合わせを用いて、サイドウォー
ルで形成することによって第2配線以降の配線も、微細
なパターンに形成できる。また各配線間の接続はこれら
を覆って設けた単独の配線層により行うようにしたので
、配線間の接続に微細なコンタクトのパターニングを必
要としない。
【0011】またこの発明によれば、半導体デバイス内
に形成された複数段からなる段差を利用し、この各段差
に沿って導電膜をサイドウォール形状で形成したので、
リソグラフィー技術では困難と思える微細パターンの配
線層を多層に形成でき、またこの多層配線間の接続は、
微細なコンタクトのパターニングを必要とすることなし
にこれらを覆う単独の配線パターンを設けることにより
容易に行える。
【0012】
【実施例】図1は本発明の第1の実施例による半導体装
置を示しており、図1(a) はその平面図、図1(b
) は図1(a) のIb−Ib線での断面図である。 図において、1は半導体基板、8は基板1内の素子領域
部分に形成された不純物拡散層、33は基板1上に形成
された絶縁膜であり、該絶縁膜33には拡散層8に達す
るコンタクトホールが設けられ、このコンタクトホール
内には導電性材料3aが埋め込まれている。また、2は
絶縁膜33上に形成された、導電層絶縁膜,あるいは内
部に配線層を有する層間絶縁膜1,またはダミー段差等
から構成される段差部であり、不純物がドーピングされ
たポリシリコンあるいは金属あるいはシリサイド,ポリ
サイド等からなる第1の導電層3が段差部2の側壁に沿
って形成され、これは導電性材料3aを介して拡散層8
に電気的に接続されている。そしてこの第1の導電層3
の側壁に沿って層間絶縁膜6が形成され、さらに層間絶
縁膜6の側壁に沿って第1の導電層3と同様の材料から
なる第2の導電層7が形成されている。第1の導電層3
と第2の導電層7は層間絶縁膜6により電気的に絶縁さ
れている。 また、4は段差部2、第1の導電層3、層間絶縁膜6、
第2の導電層7領域を覆って形成された上部配線層であ
り、これにより、第1の導電層3と第2の導電層7とが
電気的に接続されている。
【0013】次に図1の半導体装置の製造方法について
説明する。拡散層8が形成された基板1上に絶縁膜33
を形成した後、該絶縁膜33上に、導電層,絶縁膜,あ
るいは配線層がその内部に形成された層間絶縁膜,また
はダミー段差によりなる段差部2を形成する。その後、
レジストパターンを形成し、これをマスクとして絶縁膜
33中に拡散層8に達するコンタクトホールを形成する
。その後、全面に絶縁膜33中のコンタクトホールを該
金属3aで埋めるとともに異方性エッチングにより段差
2の側壁に沿ってサイドウォール状に第1の導電層3を
形成する。その後、層間絶縁膜を全面に形成しこれを異
方性エッチングして第1の導電層3の側壁のみにサイド
ウォール状に層間絶縁膜6を残す。さらに全面に第2の
導電層となる金属を設け、異方性エッチングにより第2
の導電層を層間絶縁膜6の側壁のみにサイドウォール状
に形成する。これにより、基板1上に、第1の導電層3
と、層間絶縁膜6により第1の導電層3と電気的に絶縁
された第2の導電層7とが形成されたことになる。また
、第1の導電層3と第2の導電層7とを配線するための
上部配線層4は、ラインパターンを用いこれをエッチバ
ッグなどの技術により埋め込むことによって形成する。
【0014】このような本実施例においては、半導体デ
バイス内に形成された絶縁膜等の段差部2を利用し、こ
れに沿って第1の導電層3をサイドウォール状で形成す
るようにしたので、リソグラフィー技術では困難と思え
る微細な配線パターンを形成することができる。また、
第1の導電層3と同様にこの上に形成する層間絶縁膜6
をパターニングとの組み合わせを用いて、第1の導電層
3の側壁にサイドウォール状に形成し、さらに第2の導
電層3もこの層間絶縁膜6の側壁に沿ってサイドウォー
ル状に形成したので、層間絶縁膜6,第2の導電層もリ
ソグラフィー技術では限界である線幅以下にまで微細化
できる。
【0015】よって、本実施例によれば、リソグラフィ
ー技術では限界である線幅以下の微細配線を基板の横方
向に対して多層に形成することができ、素子の微細化が
図れる。
【0016】また、第1の導電層3と第2の導電層7の
配線層間のコンタクトは、単独の上部配線層4により容
易に行なうことができ、従来のように層間絶縁膜に微細
なコンタクトホールを形成することなく、簡易で安定し
たプロセスで多層配線の形成が可能となり、デバイスの
歩留りを大幅に向上できる。
【0017】また、第1の導電層3と第2の導電層7の
配線抵抗は、用いる段差2の高さにより容易に制御する
ことができ、大きな配線抵抗を得たい場合には段差の高
さを高くするとよく、逆に配線抵抗を小さくしたい場合
には段差を低くするとよい。
【0018】次に、本発明の第2の実施例による半導体
装置について図2を用いて説明する。図2(a) はそ
の平面構造を、図2(b) は図2(a) のIIb−
IIb線での断面構造を示している。図において、図1
と同一符号は同一または相当部分を示しており、本実施
例の構造は、段差部2が第1段差2a,第2段差2bの
二段の段差から構成されており、第1段差2a,第2段
差2bの側壁部にはこれに沿ってそれぞれサイドウォー
ル状で形成した第1の導電層3と、その側壁に沿ってサ
イドウォール状に形成した層間絶縁膜6と、さらにこの
層間絶縁膜6の側壁に沿ってサイドウォール状に形成し
た第2の導電層3が設けられており、この第1段差2a
,第2段差2bの側壁に位置する第1の導電層3,第2
の導電層7は単独の上部配線層4によって相互に接続さ
れている。
【0019】次に本実施例の構造の製造方法を図3ない
し図12を用いて説明する。各図において、(a) は
その平面構造を、(b) は各図(a) のb−b線で
の断面構造を示している。
【0020】まず、拡散層8が形成された基板1の主表
面に絶縁膜33を形成し、該絶縁膜33上に導電層、あ
るいは絶縁膜(絶縁膜中に配線層が埋め込まれていても
よい),ダミー段差などより、第1段差2a,第2段差
2bからなる二段の段差部2を形成する(図3)。
【0021】次に、この段差部2を覆うように全面にレ
ジストパターン10を設け、これをマスクとして絶縁膜
33をエッチングし、絶縁膜33中に拡散層8に達する
コンタクトホール33aを形成する(図4,但し図4(
a) は便宜上、レジスト10を透明に描いている)。
【0022】次に、コンタクトホール33a内を埋め、
さらに段差部2aを覆うように全面に導電性材料3を所
望の膜厚だけ堆積し(図5、但し図5(a) は便宜上
第1の導電層材料を透明に描いている)、その後、全面
に異方性エッチングを施し、第1段差2a,第2段差2
bの側壁に沿ってサイドウォール状に第1の導電層3を
残す(図6)。
【0023】その後、全面に絶縁膜6を設け(図7,但
し図7(a) では便宜上、絶縁膜6を透明に描いてい
る。)、異方性エッチングにより第1,第2段差2a,
2bの第1の導電層3の側壁に沿ってそれぞれサイドウ
ォール状に層間絶縁膜6を形成し、さらに全面に所望の
膜厚に第2の導電層材料7を堆積し(図8、但し図8(
a)は便宜上第2の導電層材料7を透明に描いている)
、同様に異方性エッチングにより、層間絶縁膜6の側壁
に沿ってサイドウォール状に第2の導電層7を残す(図
9)。ここで、この第1の導電層3,層間絶縁膜6,第
2の導電層の配線幅は異方性エッチング前に堆積する各
導電層材料の膜厚にほぼ等しく形成され、容易に調整可
能である。
【0024】次に、全面に層間絶縁膜5を設け(図10
、但し図10(a) は便宜上、層間絶縁膜5を透明に
描いている)、これにコンタクトホールの開孔を行い、
ラインパターンをエッチバック等の技術により埋め込む
ことによって上部配線層4を形成し、これにより、第1
の段差2a,第2の段差2bの側壁に設けた第1の導電
層3,第2の導電層7相互間の配線を行なう(図11,
図12、但し,図11(a),図12(a) の絶縁膜
33上の層間絶縁膜5は便宜上、透明に描いている)。
【0025】このような本実施例によれば、上記実施例
と同様に、半導体デバイス内に形成された段差部2を利
用し、これに沿って第1の導電層3,層間絶縁膜6,第
2の導電層7を順次サイドウォール状で形成するように
したので、リソグラフィー技術では限界である線幅以下
の微細な配線パターンを得ることができる。
【0026】また、第1の導電層3と第2の導電層7の
配線層間のコンタクトは、単独の上部配線層4により容
易に行なうことができ、層間絶縁膜6に微細なコンタク
トホールを形成することなく、安定した簡易なプロセス
で多層配線の形成が可能となり、デバイスの歩留りを向
上できる。
【0027】また、本実施例においては、段差部2を二
段のものから構成し、下段,上段の側壁部に沿って第1
の導電層3と、層間絶縁膜6により第1の導電層3と絶
縁された第2の導電層7をサイドウォール状に順次形成
し、これらを上層配線層4により相互に配線するように
したので、基板上の段差部側壁に横方向に多層に形成し
た配線層同士,及び基板の縦方向に多層に形成した配線
層同士を相互に配線することができる。これにより、微
細多層配線を基板横方向,縦方向に容易に実現でき、素
子の集積化を図ることができる。
【0028】しかも、上記実施例で説明したように、第
1の導電層3と第2の導電層7の配線抵抗は段差2の高
さを制御することにより容易に調整可能であり、微細化
の進展に伴う配線に付随した配線抵抗劣化の問題にも充
分に対処できる。
【0029】また、図13は本発明の第3の実施例によ
る半導体装置を示しており、図13(a) はその平面
図、図13(b) は図13(a) のXIII b−
XIII b線での断面図である。図において、図1及
び図2と同一符号は同一または相当部分を示しており、
本実施例では、拡散層8を有する基板1上に絶縁膜を介
して段差2が形成され、第1の段差2a,第2の段差2
bの側壁にそれぞれサイドウォール状に第1の導電層3
を形成している。第1の段差2aの側壁にある第1の導
電層3は絶縁膜33のコンタクトホール内に設けた導電
膜3aにより基板1内の拡散層8に接続されている。ま
た、第1の段差2a,第2の段差2bの側壁に配置され
た第1の導電層3同士の配線は単独の上部配線層4によ
り行っている。
【0030】本構造の製造方法は上記実施例の製法で説
明したように、まず、拡散層8が形成された基板1上に
絶縁膜33を介して段差2を設け、パターニングにより
絶縁層33に拡散層に達するコンタクトホールを設け、
全面に第1の導電層材料を堆積し、異方性エッチングに
よりこれを第1の段差2a,第2の段差2bの側壁のみ
に残し、最後にこれらを上部配線層4により配線して得
ることができる。
【0031】このような本実施例によれば、上記実施例
と同様に、第1の導電層3をリソグラフィー技術では限
界の線幅以下にまで微細化でき、しかもこの微細な配線
を基板の縦方向に対して多層に形成することができる。 また多層配線間の接続に際しては、微細なコンタクトの
パターニングをせずに容易に配線することができ、その
プロセスを簡易に高歩留りで行うことができる。
【0032】なお、上記第2,第3の実施例では、下地
段差2が2段のものを示したが、これは別に何段であっ
ても構わない。
【0033】また、配線層の種類は、Poly−Si(
ドーピング有り)であっても金属であってもシリサイド
、ポリサイド膜であっても構わない。
【0034】また上記の実施例では第1の導電層3と絶
縁膜33のコンタクトホール33a内の導電膜3aとを
同一の材料から構成し、第1の導電層3の堆積とコンタ
クトホール33a内の導電膜3の埋め込みを同一工程で
行うようにしたが、これらは異なる材料からなるもので
あってもよく、この場合にはコンタクトホール33a内
に導電性材料3aを埋め込む工程と、第1の導電層材料
を全面に堆積する工程とを別工程で行えばよい。
【0035】
【発明の効果】以上のように、この発明によれば、半導
体デバイス内に形成された段差を利用し、これに沿った
導電膜をサイドウォール形状で形成するようにしたので
、リソグラフィーで限界である線幅を持つ配線層の形成
が可能となるという効果がある。またこの様にして形成
されたサイドウォール上の配線は、段差を変えることに
よって容易にその抵抗を変えることができ、配線の微細
化に伴う配線抵抗の劣化に充分に対処できるという効果
がある。また、この様にして形成されたサイドウォール
上の配線間のコンタクトはラインパターンを用いること
によって容易に行なうことができるので、従来の様に、
微細なコンタクトを形成することなく、多層配線が簡易
なプロセスで安定に形成可能となり、デバイスの歩留り
を著しく向上できるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例による半導体装置の構造
を示す平面図及び断面図である。
【図2】本発明の第2の実施例による半導体装置の構造
を示す平面図及び断面図である。
【図3】本発明の第2の実施例による半導体装置の製造
方法を示す図である。
【図4】本発明の第2の実施例による半導体装置の製造
方法を示す図である。
【図5】本発明の第2の実施例による半導体装置の製造
方法を示す図である。
【図6】本発明の第2の実施例による半導体装置の製造
方法を示す図である。
【図7】本発明の第2の実施例による半導体装置の製造
方法を示す図である。
【図8】本発明の第2の実施例による半導体装置の製造
方法を示す図である。
【図9】本発明の第2の実施例による半導体装置の製造
方法を示す図である。
【図10】本発明の第2の実施例による半導体装置の製
造方法を示す図である。
【図11】本発明の第2の実施例による半導体装置の製
造方法を示す図である。
【図12】本発明の第2の実施例による半導体装置の製
造方法を示す図である。
【図13】本発明の第3の実施例による半導体装置の構
造を示す平面図及び断面図である。
【図14】従来の半導体装置の断面構造を示す図である
【符号の説明】
1      半導体基板 2      段差部 2a    第1の段差 2b    第2の段差 3      第1の導電層 4      配線層 5      層間絶縁膜 6      層間絶縁膜 7      第2の導電層 8      拡散領域 10    レジスト 10a  レジストの開孔部 33    絶縁膜 44    金属柱

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  半導体基板上に形成された段差部と、
    該段差部の側壁に沿って設けられた第1の導電層と、該
    第1の導電層の側壁に沿って設けられた層間絶縁膜と、
    該層間絶縁膜の側壁に沿って設けられ、該層間絶縁膜に
    より上記第1の導電層と電気的に絶縁された第2の導電
    層とを備えたことを特徴とする半導体装置。
  2. 【請求項2】  請求項1記載の半導体装置において、
    上記第1の導電層と上記第2の導電層の配線は、少なく
    とも上記第1の導電層,層間絶縁膜,及び第2の導電層
    を覆って設けられた単独の配線層により成されているこ
    とを特徴とする半導体装置。
  3. 【請求項3】  半導体基板上に複数段に形成された段
    差部と、該段差部の各段差の側壁に沿って設けられた複
    数の導電層と、該複数の導電層を覆って設けられ、該複
    数の導電層を相互に配線する単独の配線層とを備えたこ
    とを特徴とする半導体装置。
JP5962591A 1991-02-28 1991-02-28 半導体装置 Pending JPH04274346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5962591A JPH04274346A (ja) 1991-02-28 1991-02-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5962591A JPH04274346A (ja) 1991-02-28 1991-02-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH04274346A true JPH04274346A (ja) 1992-09-30

Family

ID=13118613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5962591A Pending JPH04274346A (ja) 1991-02-28 1991-02-28 半導体装置

Country Status (1)

Country Link
JP (1) JPH04274346A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009116496A1 (ja) * 2008-03-17 2009-09-24 浜松ホトニクス株式会社 光検出器
WO2010079686A1 (ja) * 2009-01-06 2010-07-15 浜松ホトニクス株式会社 光検出器
WO2010100845A1 (ja) * 2009-03-03 2010-09-10 パナソニック株式会社 半導体チップ及び半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009116496A1 (ja) * 2008-03-17 2009-09-24 浜松ホトニクス株式会社 光検出器
JP2009222585A (ja) * 2008-03-17 2009-10-01 Hamamatsu Photonics Kk 光検出器
US8692348B2 (en) 2008-03-17 2014-04-08 Hamamatsu Photonics K.K. Photodetector
WO2010079686A1 (ja) * 2009-01-06 2010-07-15 浜松ホトニクス株式会社 光検出器
JP2010161113A (ja) * 2009-01-06 2010-07-22 Hamamatsu Photonics Kk 光検出器
CN102272563A (zh) * 2009-01-06 2011-12-07 浜松光子学株式会社 光检测器
US8350350B2 (en) 2009-01-06 2013-01-08 Hamamatsu Photonics K.K. Optical sensor
WO2010100845A1 (ja) * 2009-03-03 2010-09-10 パナソニック株式会社 半導体チップ及び半導体装置
US8492895B2 (en) 2009-03-03 2013-07-23 Panasonic Corporation Semiconductor device with grounding conductor film formed on upper surface of dielectric film formed above integrated circuit

Similar Documents

Publication Publication Date Title
KR0140657B1 (ko) 반도체 소자의 제조방법
JP3520114B2 (ja) 半導体装置の製造方法
US5834816A (en) MOSFET having tapered gate electrode
US6656814B2 (en) Methods of fabricating integrated circuit devices including distributed and isolated dummy conductive regions
JP4171076B2 (ja) 半導体メモリ装置の製造方法
JPH0774250A (ja) コンタクトホール形成方法
JP2001320016A (ja) 半導体装置およびその製造方法
JPH10289950A (ja) 半導体装置の製造方法及び半導体装置
US6967150B2 (en) Method of forming self-aligned contact in fabricating semiconductor device
JPH04274346A (ja) 半導体装置
US5285110A (en) Interconnection structure in semiconductor device
KR100303366B1 (ko) 반도체 소자의 배선 형성방법
JP3185747B2 (ja) 半導体装置及びその製造方法
US7164204B2 (en) Integrated circuit devices with an auxiliary pad for contact hole alignment
US6734564B1 (en) Specially shaped contact via and integrated circuit therewith
JPH11121716A (ja) 半導体装置及びその製造方法
JPS63164359A (ja) 面積の減じられたバッティングコンタクト構造
JP2001339048A (ja) 半導体装置およびその製造方法
KR100538814B1 (ko) 반도체 소자의 콘택 형성방법
JPH05218209A (ja) 半導体装置及びその製造方法
KR100192927B1 (ko) 반도체소자의 캐패시터 제조방법
JPH06140517A (ja) 半導体装置およびその製造方法
KR100315457B1 (ko) 반도체 소자의 제조 방법
JP2755226B2 (ja) 半導体装置の製造方法
KR100578125B1 (ko) 층간절연막의 패터닝 방법 및 그에 따라 형성된 반도체 장치