JPH04271551A - 制御信号発生回路 - Google Patents
制御信号発生回路Info
- Publication number
- JPH04271551A JPH04271551A JP3031263A JP3126391A JPH04271551A JP H04271551 A JPH04271551 A JP H04271551A JP 3031263 A JP3031263 A JP 3031263A JP 3126391 A JP3126391 A JP 3126391A JP H04271551 A JPH04271551 A JP H04271551A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channel
- area
- phase
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 20
- 239000013256 coordination polymer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3809—Amplitude regulation arrangements
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は制御信号発生回路に関し
、特に２の（２ｎ＋３）乗ＱＡＭディジタル直交振幅変
調波（ｎは自然数）を復調装置により復調した後に、受
信レベル変動等により生ずるアナログベースバンド信号
のレベル変動を制御する自動利得制御回路の制御信号発
生回路に関する。
、特に２の（２ｎ＋３）乗ＱＡＭディジタル直交振幅変
調波（ｎは自然数）を復調装置により復調した後に、受
信レベル変動等により生ずるアナログベースバンド信号
のレベル変動を制御する自動利得制御回路の制御信号発
生回路に関する。
【０００２】
【従来の技術】一般にディジタル直交振幅変調方式によ
る通信においては、受信レベルの変動等による復調後の
アナログベースバンド信号のレベルの変動を除去するた
めに、自動利得制御回路を用いている。
る通信においては、受信レベルの変動等による復調後の
アナログベースバンド信号のレベルの変動を除去するた
めに、自動利得制御回路を用いている。
【０００３】従来、この種の自動利得制御回路の制御ル
ープ系はＰチャネル，Ｑチャネルそれぞれについて、図
３のブロック図に示すように、自動利得制御回路２４，
Ａ／Ｄ変換器２５，後述する判定信号ＤＩと誤差信号Ｅ
Ｉとを入力してループを形成する制御信号ＣＩを出力す
る制御信号発生回路２７から構成される。
ープ系はＰチャネル，Ｑチャネルそれぞれについて、図
３のブロック図に示すように、自動利得制御回路２４，
Ａ／Ｄ変換器２５，後述する判定信号ＤＩと誤差信号Ｅ
Ｉとを入力してループを形成する制御信号ＣＩを出力す
る制御信号発生回路２７から構成される。
【０００４】次に従来例の動作を説明する。入力端子２
２の復調後のアナログベースバンド信号ＳＩは、自動利
得制御回路２４により、レベルの変動を除去された後に
、Ａ／Ｄ変換器２５に入力され標本量子化される。この
Ａ／Ｄ変換器２５の出力信号は、識別器２６に入力され
て識別される。識別器２６より出力される識別後のデー
タ信号に含まれる信号点のレベルを示す識別信号ＤＩ及
び誤差信号ＥＩを用いて制御信号発生回路２７により制
御信号ＣＩが生成され、このＣＩにより自動利得制御回
路２４の出力レベルが制御される。
２の復調後のアナログベースバンド信号ＳＩは、自動利
得制御回路２４により、レベルの変動を除去された後に
、Ａ／Ｄ変換器２５に入力され標本量子化される。この
Ａ／Ｄ変換器２５の出力信号は、識別器２６に入力され
て識別される。識別器２６より出力される識別後のデー
タ信号に含まれる信号点のレベルを示す識別信号ＤＩ及
び誤差信号ＥＩを用いて制御信号発生回路２７により制
御信号ＣＩが生成され、このＣＩにより自動利得制御回
路２４の出力レベルが制御される。
【０００５】いま、変調方式として図４に示す１２８Ｑ
ＡＭでＰチャネルの場合を例にとると、制御信号発生回
路２７は識別器２６により出力される識別信号ＤＩ１〜
ＤＩ４及び各信号点の誤差信号ＥＩを用いて例えば図４
のＡライン上の最外側の８個およびＢライン上の最内側
の１２個の信号点が実際に図４の領域Ａ，Ｂ，Ｃのどの
領域にあるかを判定している。ここで領域Ａ，Ｂ，Ｃは
図４のＰチャネル軸に投影される信号点の場合に最も外
側の複数の基準信号点よりさらに外側にある領域Ａ、お
よび最も内側の複数の基準信号点よりさらに内側にある
領域Ｂ、および領域ＡとＢとの中間の領域Ｃとに分けて
いる。信号点が領域Ａ内ならば制御信号ＣＩとして“１
”レベル、領域Ｂ内ならば制御信号ＣＩとして“０”レ
ベルを出力し、領域Ｃ内ならば１タイムスロット前のＣ
Ｉの値をそのまま保持する。制御信号ＣＩが“１”レベ
ルとなる割合が多い時には、自動利得制御回路２４の利
得を下げ、逆にＣＩが“０”レベルとなる割合が少い時
には利得を上げるという操作を行い基準信号点に収束す
るように制御する。一方、図４に示すようにＢ領域のラ
イン上のＰチャネルに投影される信号点は１２個であり
、Ａ領域のライン上のＰチャネルに投影される信号点は
８個であるような場合には、制御信号ＣＩのＡ領域にあ
る場合の“１”レベルとＢ領域にある場合の“０”レベ
ルとの割合を同じ割合とすると、８対１２の比の割合で
自動利得レベルが確率的にずれる可能性がある。
ＡＭでＰチャネルの場合を例にとると、制御信号発生回
路２７は識別器２６により出力される識別信号ＤＩ１〜
ＤＩ４及び各信号点の誤差信号ＥＩを用いて例えば図４
のＡライン上の最外側の８個およびＢライン上の最内側
の１２個の信号点が実際に図４の領域Ａ，Ｂ，Ｃのどの
領域にあるかを判定している。ここで領域Ａ，Ｂ，Ｃは
図４のＰチャネル軸に投影される信号点の場合に最も外
側の複数の基準信号点よりさらに外側にある領域Ａ、お
よび最も内側の複数の基準信号点よりさらに内側にある
領域Ｂ、および領域ＡとＢとの中間の領域Ｃとに分けて
いる。信号点が領域Ａ内ならば制御信号ＣＩとして“１
”レベル、領域Ｂ内ならば制御信号ＣＩとして“０”レ
ベルを出力し、領域Ｃ内ならば１タイムスロット前のＣ
Ｉの値をそのまま保持する。制御信号ＣＩが“１”レベ
ルとなる割合が多い時には、自動利得制御回路２４の利
得を下げ、逆にＣＩが“０”レベルとなる割合が少い時
には利得を上げるという操作を行い基準信号点に収束す
るように制御する。一方、図４に示すようにＢ領域のラ
イン上のＰチャネルに投影される信号点は１２個であり
、Ａ領域のライン上のＰチャネルに投影される信号点は
８個であるような場合には、制御信号ＣＩのＡ領域にあ
る場合の“１”レベルとＢ領域にある場合の“０”レベ
ルとの割合を同じ割合とすると、８対１２の比の割合で
自動利得レベルが確率的にずれる可能性がある。
【０００６】以上述べたように従来例では最も外側の基
準信号点と最も内側の基準信号点の個数がほぼ同じであ
るとして、制御系の発散状態からの引き込み特性を良く
するために最も外側の基準信号点よりさらに外側の領域
Ａ内及び最も内側の基準信号点よりさらに内側の領域Ｂ
内に来る信号点の情報のみを用いていた。
準信号点と最も内側の基準信号点の個数がほぼ同じであ
るとして、制御系の発散状態からの引き込み特性を良く
するために最も外側の基準信号点よりさらに外側の領域
Ａ内及び最も内側の基準信号点よりさらに内側の領域Ｂ
内に来る信号点の情報のみを用いていた。
【０００７】なお、Ｃ領域のように信号点の列が４列あ
り、隣同士の信号点において、外側の基準信号点と内側
の基準信号点のどちらからずれて来た信号であるか不確
かな領域Ｃ内の信号点の情報は用いていない。
り、隣同士の信号点において、外側の基準信号点と内側
の基準信号点のどちらからずれて来た信号であるか不確
かな領域Ｃ内の信号点の情報は用いていない。
【０００８】Ｑチャネルの場合も以上説明したＰチャネ
ルと同様に図４の横軸のＱチャネルを領域Ａ，Ｂ，Ｃに
分割して最も外側のＡ領域の最も内側のＢ領域にある情
報が同じ割合になるように引き込み動作を行っていた。
ルと同様に図４の横軸のＱチャネルを領域Ａ，Ｂ，Ｃに
分割して最も外側のＡ領域の最も内側のＢ領域にある情
報が同じ割合になるように引き込み動作を行っていた。
【０００９】
【発明が解決しようとする課題】上述した従来の制御信
号発生回路においては、最も外側の信号点と最も内側の
信号点との制御信号が従来例のように例えば１２対８に
なるように制御しているので、最も外側の基準信号点と
最も内側の基準信号点の数が異なるような直交振幅変調
方式の自動利得制御においては、引き込み動作が不安定
となる欠点を有する。したがって自動利得制御系が発散
して制御信号がランダムな状態から引き込む際に動作が
不安定となる欠点があった。
号発生回路においては、最も外側の信号点と最も内側の
信号点との制御信号が従来例のように例えば１２対８に
なるように制御しているので、最も外側の基準信号点と
最も内側の基準信号点の数が異なるような直交振幅変調
方式の自動利得制御においては、引き込み動作が不安定
となる欠点を有する。したがって自動利得制御系が発散
して制御信号がランダムな状態から引き込む際に動作が
不安定となる欠点があった。
【００１０】本発明の目的は２の（２ｎ＋３）乗ＱＡＭ
（ｎは自然数）方式の場合においても、アナログベース
バンド信号の自動利得制御回路の安定した制御を行うこ
とができる制御信号発生回路を提供することにある。
（ｎは自然数）方式の場合においても、アナログベース
バンド信号の自動利得制御回路の安定した制御を行うこ
とができる制御信号発生回路を提供することにある。
【００１１】
【課題を解決するための手段】本発明の制御信号発生回
路は、２の（２ｎ＋３）乗のＱＡＭディジタル信号（ｎ
は自然数）を復調して得られる同相成分のＰチャネルア
ナログベースバンド信号と直交成分のＱチャネルアナロ
グベースバンド信号のそれぞれのレベルを入力し各基準
信号点に合致するように、この入力レベル変動を除去す
る自動利得制御ループ内に構成された制御信号発生回路
において、前記ＱＡＭディジタル信号の信号点のうちＰ
（又はＱ）チャネル軸に投影される最も外側のＭ（Ｍは
自然数）個の基準信号点配列よりさらに外側にある領域
Ａ、Ｐ（又はＱ）チャネル軸に投影される最も内側の基
準信号点よりさらに内側にある領域Ｂ、前記領域Ａと領
域Ｂとの間に位置する領域Ｃに分け、最も外側の信号点
および最も内側の信号点が前記領域Ａ，Ｂに属している
場合に第１の判定信号を出力する同相側制御信号発生回
路と、前記ＱＡＭディジタル信号の基準信号点をＱ（又
はＰ）チャネル軸に投影して得られる信号点のうちあら
かじめ定められた前記Ｍ個と同数の信号点を含む領域Ｄ
と前記Ｄ領域以外の領域Ｅとに分け、信号点が前記領域
Ｄに属している場合に第２の判定信号を出力する直交側
有効領域判定回路と、前記第１および第２の判定信号お
よびクロックを入力して前記第１および第２の判定信号
がともに有効である場合にクロックを出力する論理積回
路とを有する。
路は、２の（２ｎ＋３）乗のＱＡＭディジタル信号（ｎ
は自然数）を復調して得られる同相成分のＰチャネルア
ナログベースバンド信号と直交成分のＱチャネルアナロ
グベースバンド信号のそれぞれのレベルを入力し各基準
信号点に合致するように、この入力レベル変動を除去す
る自動利得制御ループ内に構成された制御信号発生回路
において、前記ＱＡＭディジタル信号の信号点のうちＰ
（又はＱ）チャネル軸に投影される最も外側のＭ（Ｍは
自然数）個の基準信号点配列よりさらに外側にある領域
Ａ、Ｐ（又はＱ）チャネル軸に投影される最も内側の基
準信号点よりさらに内側にある領域Ｂ、前記領域Ａと領
域Ｂとの間に位置する領域Ｃに分け、最も外側の信号点
および最も内側の信号点が前記領域Ａ，Ｂに属している
場合に第１の判定信号を出力する同相側制御信号発生回
路と、前記ＱＡＭディジタル信号の基準信号点をＱ（又
はＰ）チャネル軸に投影して得られる信号点のうちあら
かじめ定められた前記Ｍ個と同数の信号点を含む領域Ｄ
と前記Ｄ領域以外の領域Ｅとに分け、信号点が前記領域
Ｄに属している場合に第２の判定信号を出力する直交側
有効領域判定回路と、前記第１および第２の判定信号お
よびクロックを入力して前記第１および第２の判定信号
がともに有効である場合にクロックを出力する論理積回
路とを有する。
【００１２】
【作用】この構成では、図２に示すように、外側の領域
Ａに接する基準信号点の数と内側の領域Ｂに接する基準
信号点の数が異なるような信号点配置において、例えば
Ｐチャネル側の制御信号を生成する場合に、直交するＱ
チャネル側のデータ信号及び誤差信号を用いて、領域Ｄ
内の信号点の情報のみを有効とするように制限すること
により、制御が収束した時の制御信号の出力を“１”と
“０”の割合が等しくなるようにすることができる。こ
れによって２の（２ｎ＋３）乗ＱＡＭ（Ｍは自然数）の
ような信号点配置の変調方式においても自動利得制御回
路の安定した制御を行うことができる。
Ａに接する基準信号点の数と内側の領域Ｂに接する基準
信号点の数が異なるような信号点配置において、例えば
Ｐチャネル側の制御信号を生成する場合に、直交するＱ
チャネル側のデータ信号及び誤差信号を用いて、領域Ｄ
内の信号点の情報のみを有効とするように制限すること
により、制御が収束した時の制御信号の出力を“１”と
“０”の割合が等しくなるようにすることができる。こ
れによって２の（２ｎ＋３）乗ＱＡＭ（Ｍは自然数）の
ような信号点配置の変調方式においても自動利得制御回
路の安定した制御を行うことができる。
【００１３】
【実施例】次に本発明について図面を参照して説明する
。
。
【００１４】図１は本発明の一実施例のブロック図、図
２は本実施例の信号点配置と領域との関係を示す説明図
である。図１において、１，２，３，４，５はＰチャネ
ルデータ信号ＤＰ１，ＤＰ２，ＤＰ３，ＤＰ４及びＰチ
ャネル誤差信号ＥＰの入力端子、６，７，８，９，１０
はＱチャネルデータ信号ＤＱ１，ＤＱ２，ＤＱ３，ＤＱ
４及びＱチャネル誤差信号ＥＱの入力端子、１１はクロ
ック入力端子、１２はＰチャネル制御信号ＣＰの出力端
子、１３はＱチャネル制御信号ＣＱの出力端子である。 また、１４，１５はそれぞれＰチャネル側またはＱチャ
ネル側のデータ信号と誤差信号とを用いて同相側の制御
信号及び同相側誤差信号を発生する同相側制御信号発生
回路、１６，１７はＰチャネルまたはＱチャネルのデー
タ信号と誤差信号とを用いて、直交側有効領域判定信号
を発生する直交側有効領域判定回路、１８，１９は論理
積回路、２０，２１はフリップフロップ回路である。
２は本実施例の信号点配置と領域との関係を示す説明図
である。図１において、１，２，３，４，５はＰチャネ
ルデータ信号ＤＰ１，ＤＰ２，ＤＰ３，ＤＰ４及びＰチ
ャネル誤差信号ＥＰの入力端子、６，７，８，９，１０
はＱチャネルデータ信号ＤＱ１，ＤＱ２，ＤＱ３，ＤＱ
４及びＱチャネル誤差信号ＥＱの入力端子、１１はクロ
ック入力端子、１２はＰチャネル制御信号ＣＰの出力端
子、１３はＱチャネル制御信号ＣＱの出力端子である。 また、１４，１５はそれぞれＰチャネル側またはＱチャ
ネル側のデータ信号と誤差信号とを用いて同相側の制御
信号及び同相側誤差信号を発生する同相側制御信号発生
回路、１６，１７はＰチャネルまたはＱチャネルのデー
タ信号と誤差信号とを用いて、直交側有効領域判定信号
を発生する直交側有効領域判定回路、１８，１９は論理
積回路、２０，２１はフリップフロップ回路である。
【００１５】次に本実施例の動作を説明する。同相側制
御信号発生回路１４は、入力されたＰチャネル信号ＤＰ
１〜ＤＰ４及び、Ｐチャネル誤差信号ＥＰにより、その
信号点が図２の領域Ａ，Ｂ，Ｃのいずれの領域にあるか
を判定し、同相側の有効領域である領域Ａ内及びＢ内の
場合に同相側有効領域判定信号ＤＲとして“１”レベル
を出力し、領域Ｃ内の場合に同相側有効領域判定信号Ｄ
Ｒとして“０”レベルを出力する。同時に、領域Ａ内の
場合に同相側の誤差信号ＥＲとして“１”レベルを出力
し領域Ｂ内の場合に同相側誤差信号として“０”レベル
を出力する。
御信号発生回路１４は、入力されたＰチャネル信号ＤＰ
１〜ＤＰ４及び、Ｐチャネル誤差信号ＥＰにより、その
信号点が図２の領域Ａ，Ｂ，Ｃのいずれの領域にあるか
を判定し、同相側の有効領域である領域Ａ内及びＢ内の
場合に同相側有効領域判定信号ＤＲとして“１”レベル
を出力し、領域Ｃ内の場合に同相側有効領域判定信号Ｄ
Ｒとして“０”レベルを出力する。同時に、領域Ａ内の
場合に同相側の誤差信号ＥＲとして“１”レベルを出力
し領域Ｂ内の場合に同相側誤差信号として“０”レベル
を出力する。
【００１６】次に本実施例では前述のＰチャネルの各信
号点について図２の横軸であるＱチャネルに投影される
信号点の領域についても判定を行っている。ここで横軸
のＱチャネルの領域は、Ｐチャネルの最も外側の信号点
数８個と同じ信号点数８個の領域Ｄと、領域Ｄの外側の
領域Ｅとの２種類に分割している。直交側有効領域判定
回路１７は、入力されたＱチャネルデータ信号ＤＱ１〜
ＤＱ４及びＱチャネル誤差信号ＥＱにより、その信号点
が図２の横軸の領域を指定する領域Ｄ，Ｅのいずれの領
域にあるかを判定し、直交側の有効領域である領域Ｄ内
の場合に直交側有効領域判定信号として“１”レベルを
出力し、領域Ｅ内の場合に直交側領域判定信号として“
０”レベルを出力する。従って信号点が領域Ａと領域Ｄ
の両方に属する場合、（Ａ，Ｄの積集合）及び領域Ｂと
領域Ｄの両方に属する場合（Ｂ，Ｄの積集合）に論理積
回路１８よりクロックが出力され、フリップフロップ回
路２０より同相側の制御信号が、Ｐチャネル制御信号Ｃ
Ｐとして出力される。すなわち、信号点が領域Ａと領域
Ｄにある場合に、ＣＰは“１”レベルとなり、領域Ｂと
領域Ｄ内にある場合にＣＰは“０”レベルとなる。また
、領域Ａ，Ｄの積集合、Ｂ，Ｄの積集合のいずれにも含
まれない場合には、ＣＰは１タイムスロット前の状態を
保持する。なお、信号点が領域Ｃ内に来た場合に、同相
側制御信号発生回路１４より出力される同相側の制御信
号はフリップフロップ回路２０より出力されないため、
任意の値を取り得るので、例えば“０”を出力しておく
。ここで図２を見ればわかるように、領域Ａ，Ｄの積集
合及び領域Ｂ，Ｄの積集合に接する基準信号点の数は、
ともに１６個（８×８）であり、制御が収束した時に出
力されるＣＰの値は“１”と“０”の割合が等しくなる
。同様にしてＱチャネル側の制御信号についても同相側
及び直交側のデータ信号，誤差信号により信号点の含ま
れる領域を判定し、有効領域内に来た信号点の情報のみ
を用いてＣＱを生成する。したがって制御が収束した時
に出力されるＣＱの値は“１”と“０”の割合が等しく
なる。
号点について図２の横軸であるＱチャネルに投影される
信号点の領域についても判定を行っている。ここで横軸
のＱチャネルの領域は、Ｐチャネルの最も外側の信号点
数８個と同じ信号点数８個の領域Ｄと、領域Ｄの外側の
領域Ｅとの２種類に分割している。直交側有効領域判定
回路１７は、入力されたＱチャネルデータ信号ＤＱ１〜
ＤＱ４及びＱチャネル誤差信号ＥＱにより、その信号点
が図２の横軸の領域を指定する領域Ｄ，Ｅのいずれの領
域にあるかを判定し、直交側の有効領域である領域Ｄ内
の場合に直交側有効領域判定信号として“１”レベルを
出力し、領域Ｅ内の場合に直交側領域判定信号として“
０”レベルを出力する。従って信号点が領域Ａと領域Ｄ
の両方に属する場合、（Ａ，Ｄの積集合）及び領域Ｂと
領域Ｄの両方に属する場合（Ｂ，Ｄの積集合）に論理積
回路１８よりクロックが出力され、フリップフロップ回
路２０より同相側の制御信号が、Ｐチャネル制御信号Ｃ
Ｐとして出力される。すなわち、信号点が領域Ａと領域
Ｄにある場合に、ＣＰは“１”レベルとなり、領域Ｂと
領域Ｄ内にある場合にＣＰは“０”レベルとなる。また
、領域Ａ，Ｄの積集合、Ｂ，Ｄの積集合のいずれにも含
まれない場合には、ＣＰは１タイムスロット前の状態を
保持する。なお、信号点が領域Ｃ内に来た場合に、同相
側制御信号発生回路１４より出力される同相側の制御信
号はフリップフロップ回路２０より出力されないため、
任意の値を取り得るので、例えば“０”を出力しておく
。ここで図２を見ればわかるように、領域Ａ，Ｄの積集
合及び領域Ｂ，Ｄの積集合に接する基準信号点の数は、
ともに１６個（８×８）であり、制御が収束した時に出
力されるＣＰの値は“１”と“０”の割合が等しくなる
。同様にしてＱチャネル側の制御信号についても同相側
及び直交側のデータ信号，誤差信号により信号点の含ま
れる領域を判定し、有効領域内に来た信号点の情報のみ
を用いてＣＱを生成する。したがって制御が収束した時
に出力されるＣＱの値は“１”と“０”の割合が等しく
なる。
【００１７】なお、領域Ｄと領域Ｅの分割の方法につい
て、本実施例では信号点列の中心を対称とする内側の８
個の信号点を含む領域を領域Ｄとし、それ以外を領域Ｅ
としているが、領域Ｄとして、例えば両側から４個ずつ
合計８個の信号点を含むような領域であるとか、あるい
は、とびとびの領域で領域内に合計８個の信号点を含む
ような領域と定め、その領域Ｄ以外を領域Ｅとしても本
実施例と同様の効果が得られる。
て、本実施例では信号点列の中心を対称とする内側の８
個の信号点を含む領域を領域Ｄとし、それ以外を領域Ｅ
としているが、領域Ｄとして、例えば両側から４個ずつ
合計８個の信号点を含むような領域であるとか、あるい
は、とびとびの領域で領域内に合計８個の信号点を含む
ような領域と定め、その領域Ｄ以外を領域Ｅとしても本
実施例と同様の効果が得られる。
【００１８】
【発明の効果】以上説明したように本発明の制御信号発
生回路によれば、Ｐチャネル側の領域Ａ又はＢとＱチャ
ネル側の領域Ｄの積集合となる領域を有効領域としてこ
の有効領域内に来る信号の情報のみを用いて制御信号を
生成することにより、２の（２ｎ＋３）乗ＱＡＭ（ｎは
自然数）のような信号点配置の変調方式においても、制
御信号の“１”と“０”レベルの割合が等しくなるよう
にすることができる。したがって制御が発散して制御信
号がランダムな状態から収束する際に安定な制御を行う
制御信号発生回路を提供できる効果がある。
生回路によれば、Ｐチャネル側の領域Ａ又はＢとＱチャ
ネル側の領域Ｄの積集合となる領域を有効領域としてこ
の有効領域内に来る信号の情報のみを用いて制御信号を
生成することにより、２の（２ｎ＋３）乗ＱＡＭ（ｎは
自然数）のような信号点配置の変調方式においても、制
御信号の“１”と“０”レベルの割合が等しくなるよう
にすることができる。したがって制御が発散して制御信
号がランダムな状態から収束する際に安定な制御を行う
制御信号発生回路を提供できる効果がある。
【図１】本発明の一実施例を示す制御信号発生回路のブ
ロック図である。
ロック図である。
【図２】本実施例の信号点配置と領域の説明図である。
【図３】従来の制御信号発生回路のブロック図である。
【図４】従来の信号点配置の領域の説明図である。
１〜４ Ｐチャネルデータ信号入力端子５
Ｐチャネル誤差信号入力端子６〜９ Ｑチャネ
ルデータ信号入力端子１０ Ｑチャネル誤差信号
入力端子１１ クロック入力端子 １２ Ｐチャネル制御信号ＣＰ出力端子１３
Ｑチャネル制御信号ＣＱ出力端子１４，１５
同相側制御信号発生回路１６，１７ 直交側有
効領域判定回路１８，１９ 論理積回路
Ｐチャネル誤差信号入力端子６〜９ Ｑチャネ
ルデータ信号入力端子１０ Ｑチャネル誤差信号
入力端子１１ クロック入力端子 １２ Ｐチャネル制御信号ＣＰ出力端子１３
Ｑチャネル制御信号ＣＱ出力端子１４，１５
同相側制御信号発生回路１６，１７ 直交側有
効領域判定回路１８，１９ 論理積回路
Claims (2)
- 【請求項１】 ２の（２ｎ＋３）乗のＱＡＭディジタ
ル信号（ｎは自然数）を復調して得られる同相成分のＰ
チャネルアナログベースバンド信号と直交成分のＱチャ
ネルアナログベースバンド信号のそれぞれのレベルを入
力し各基準信号点に合致するように、この入力レベル変
動を除去する自動利得制御ループ内に構成された制御信
号発生回路において、前記ＱＡＭディジタル信号の信号
点のうちＰ（又はＱ）チャネル軸に投影される最も外側
のＭ（Ｍは自然数）個の基準信号点配列よりさらに外側
にある領域Ａ、Ｐ（又はＱ）チャネル軸に投影される最
も内側の基準信号点よりさらに内側にある領域Ｂ、前記
領域Ａと領域Ｂとの間に位置する領域Ｃに分け、最も外
側の信号点および最も内側の信号点が前記領域Ａ，Ｂに
属している場合に第１の判定信号を出力する同相側制御
信号発生回路と、前記ＱＡＭディジタル信号の基準信号
点をＱ（又はＰ）チャネル軸に投影して得られる信号点
のうちあらかじめ定められた前記Ｍ個と同数の信号点を
含む領域Ｄと前記Ｄ領域以外の領域Ｅとに分け、信号点
が前記領域Ｄに属している場合に第２の判定信号を出力
する直交側有効領域判定回路と、前記第１および第２の
判定信号およびクロックを入力して前記第１および第２
の判定信号がともに有効である場合にクロックを出力す
る論理積回路とを有することを特徴とする制御信号発生
回路。 - 【請求項２】 Ｐチャネル用およびＱチャネル用の前
記同相側制御信号発生回路の出力する各信号点の誤差信
号と前記Ｐチャネル用およびＱチャネル用の論理積回路
の出力クロックとをそれぞれ入力してＰチャネル用およ
びＱチャネル用の自動利得制御信号をそれぞれ出力する
フリップフロップを有することを特徴とする請求項１記
載の制御信号発生回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031263A JP2794964B2 (ja) | 1991-02-27 | 1991-02-27 | 制御信号発生回路 |
| CA002061928A CA2061928C (en) | 1991-02-27 | 1992-02-26 | Gain control circuitry for quadrature amplitude modulation demodulator |
| US07/841,820 US5347569A (en) | 1991-02-27 | 1992-02-26 | Gain control circuitry for QAM demodulator |
| EP92103263A EP0501448B1 (en) | 1991-02-27 | 1992-02-26 | Gain control circuitry and method for QAM demodulator |
| DE69233056T DE69233056T2 (de) | 1991-02-27 | 1992-02-26 | Schaltung und Verfahren zur Verstärkungsreglung für QAM-Demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031263A JP2794964B2 (ja) | 1991-02-27 | 1991-02-27 | 制御信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04271551A true JPH04271551A (ja) | 1992-09-28 |
| JP2794964B2 JP2794964B2 (ja) | 1998-09-10 |
Family
ID=12326460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3031263A Expired - Lifetime JP2794964B2 (ja) | 1991-02-27 | 1991-02-27 | 制御信号発生回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5347569A (ja) |
| EP (1) | EP0501448B1 (ja) |
| JP (1) | JP2794964B2 (ja) |
| CA (1) | CA2061928C (ja) |
| DE (1) | DE69233056T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008535329A (ja) * | 2005-03-24 | 2008-08-28 | トムソン ライセンシング | 複数の信号対雑音比測定源を使用した非線形信号歪み検出 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2911773B2 (ja) * | 1994-03-18 | 1999-06-23 | 富士通株式会社 | ディジタル多重無線受信装置 |
| KR0129577B1 (ko) * | 1994-04-30 | 1998-04-10 | 배순훈 | 32-직각진폭변조방식을 이용하는 영상수신시스템에서 개선된 메트릭 계산방법 |
| ZA965340B (en) | 1995-06-30 | 1997-01-27 | Interdigital Tech Corp | Code division multiple access (cdma) communication system |
| AUPN455695A0 (en) * | 1995-08-01 | 1995-08-24 | Canon Kabushiki Kaisha | Qam spread spectrum demodulation system |
| US5898737A (en) * | 1995-10-16 | 1999-04-27 | Lockheed Martin Corporation | Adaptive digital symbol recovery for amplitude phased keyed digital communication systems |
| JP3442262B2 (ja) * | 1996-06-07 | 2003-09-02 | シャープ株式会社 | ベースバンド信号歪に応答するａｇｃシステム |
| DE19920999B4 (de) * | 1998-05-09 | 2005-06-30 | Lg Electronics Inc. | Verfahren und Vorrichtung zum Empfangen eines digitalen Videosignals |
| JPH11331291A (ja) * | 1998-05-20 | 1999-11-30 | Nec Corp | 自動利得制御方法および自動利得制御を備えた復調装置 |
| KR100504525B1 (ko) * | 1998-05-21 | 2005-09-26 | 엘지전자 주식회사 | 직교 주파수 분할 다중 시스템의 채널 상태 정보 발생 회로 |
| US7106810B2 (en) | 1999-10-07 | 2006-09-12 | Matthew James Collins | Method and apparatus for a demodulator circuit |
| US7149259B1 (en) | 1999-11-23 | 2006-12-12 | Thomson Licensing | Center of gravity control for hierarchical QAM transmission systems |
| IT1317976B1 (it) * | 2000-06-16 | 2003-07-21 | Siemens Inf & Comm Networks | Metodo e sistema di trasmissione e ricezione alle microonde di segnaliad ampia dinamica di livello nell'inviluppo di modulazione |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1282127C (en) * | 1985-06-29 | 1991-03-26 | Nec Corporation | Digital demodulation system |
| US4683578A (en) * | 1985-07-05 | 1987-07-28 | Paradyne Corporation | Automatic gain control using the extreme points of a constellation |
| NL190886C (nl) * | 1986-05-19 | 1994-10-03 | Nippon Telegraph & Telephone | Digitaal signaaldemodulatiesysteem. |
| JPH084245B2 (ja) * | 1986-11-07 | 1996-01-17 | 日本電信電話株式会社 | 多値識別方式 |
| CA1278610C (en) * | 1987-09-21 | 1991-01-02 | Eisaku Sasaki | Stepped square-qam demodulator utilizing all signal points to generate control signals |
| JPH0693706B2 (ja) * | 1987-10-14 | 1994-11-16 | 日本電気株式会社 | アナログ−ディジタル変換器 |
-
1991
- 1991-02-27 JP JP3031263A patent/JP2794964B2/ja not_active Expired - Lifetime
-
1992
- 1992-02-26 DE DE69233056T patent/DE69233056T2/de not_active Expired - Lifetime
- 1992-02-26 CA CA002061928A patent/CA2061928C/en not_active Expired - Lifetime
- 1992-02-26 EP EP92103263A patent/EP0501448B1/en not_active Expired - Lifetime
- 1992-02-26 US US07/841,820 patent/US5347569A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008535329A (ja) * | 2005-03-24 | 2008-08-28 | トムソン ライセンシング | 複数の信号対雑音比測定源を使用した非線形信号歪み検出 |
| US8331891B2 (en) | 2005-03-24 | 2012-12-11 | Thomson Licensing | Non-linear signal distortion detection using multiple signal to noise ratio measurement sources |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69233056T2 (de) | 2004-01-22 |
| EP0501448B1 (en) | 2003-05-14 |
| US5347569A (en) | 1994-09-13 |
| EP0501448A2 (en) | 1992-09-02 |
| JP2794964B2 (ja) | 1998-09-10 |
| CA2061928A1 (en) | 1992-08-28 |
| DE69233056D1 (de) | 2003-06-18 |
| CA2061928C (en) | 1997-03-18 |
| EP0501448A3 (en) | 1993-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872812A (en) | Carrier reproducing circuit including region deciding circuitry | |
| US4687999A (en) | Circuit for recovering the carrier wave in digital transmission systems | |
| US4024342A (en) | System for detecting digital data transmitted by modulating a carrier | |
| JPH04271551A (ja) | 制御信号発生回路 | |
| JPH05211670A (ja) | 搬送波電力対雑音電力比検出回路 | |
| US6442383B1 (en) | Demodulator and digital wireless communication receiver | |
| JP3269933B2 (ja) | キャリア再生回路 | |
| US4528512A (en) | Timing synchronizing circuit for demodulators | |
| JPH11331300A (ja) | 復調装置 | |
| JPS59169256A (ja) | 自動利得制御回路 | |
| US5977821A (en) | Digital detection method and circuit for PSK modulated signals | |
| US20020034262A1 (en) | Removal of clock related artifacts from an offset QAM generated VSB signal | |
| JP3610356B2 (ja) | 無線通信装置とその直交振幅復調回路 | |
| JP2701280B2 (ja) | 有効領域判定信号発生回路 | |
| JP2587432B2 (ja) | 有効領域判定信号検出回路 | |
| JPH0748677B2 (ja) | 等化器 | |
| JP2871172B2 (ja) | 復調装置 | |
| JP3442655B2 (ja) | 搬送波再生回路および搬送波再生方法 | |
| JP2958612B2 (ja) | 多値ｑａｍ復調装置 | |
| JP4053972B2 (ja) | 無線通信装置とその直交振幅復調回路 | |
| JP3987268B2 (ja) | 受信装置とその直交振幅復調回路 | |
| JPH06252962A (ja) | Ｐｓｋ変調信号の復調装置 | |
| JPS61198849A (ja) | 選択制御搬送波再生方式 | |
| JPH06205067A (ja) | 準同期検波復調回路 | |
| JPS6149865B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980526 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080626 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110626 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110626 Year of fee payment: 13 |