JPH0693706B2 - アナログ−ディジタル変換器 - Google Patents
アナログ−ディジタル変換器Info
- Publication number
- JPH0693706B2 JPH0693706B2 JP62259284A JP25928487A JPH0693706B2 JP H0693706 B2 JPH0693706 B2 JP H0693706B2 JP 62259284 A JP62259284 A JP 62259284A JP 25928487 A JP25928487 A JP 25928487A JP H0693706 B2 JPH0693706 B2 JP H0693706B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- digital
- square
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアナログ−ディジタル変換器，特に互いに直交
する搬送波の軸から離れるにしたがって、配置される信
号点数が階段状に減少するSTEPPED−QAM（以下Ｓ−QAM
と称す）変調波の復調された多値ベースバンド信号をデ
ィジタル信号に変換するアナログ−ディジタル（以下A/
Dと略す）変換器に関する。
する搬送波の軸から離れるにしたがって、配置される信
号点数が階段状に減少するSTEPPED−QAM（以下Ｓ−QAM
と称す）変調波の復調された多値ベースバンド信号をデ
ィジタル信号に変換するアナログ−ディジタル（以下A/
Dと略す）変換器に関する。
従来のＳ−QAM例えばＳ−256QAM変調波の復調多値ベー
スバンド信号をディジタル信号に変換するA/D変換器に
ついて説明する。ここで、Ｓ−256QAM変調波とは、位相
平面上において、256個の信号点を備え、16x16個の信号
点によって形成される正方形の外側に、信号点を有する
一方、正方形の内側の信号点が周辺において階段状に減
少する信号点配置を有している。第４図はこのようなＳ
−256QAMの信号点配置を示したものである。第４図にお
いて，破線の内側すなわち16×16の正方形内には232の
信号点があり，破線の外側すなわち16×16の正方形の外
には24の信号点が存在する。従って，第４図の如き信号
点配置の信号を復調したベースバンド信号は18値とな
る。このような18値のベースバンド信号をディジタル信
号に変換し，主信号及び誤差信号を得るには少なくとも
35の識別レベルを必要とするため，通常の5bitA/D変換
器は使用できない。従って,6bit以上のA/D変換器を用い
る必要があるが，通常一般に用いられている6bit以上の
A/D変換器を単独で用いる場合には,A/D変換器のスレッ
ショールドレベルに合せて入力のベースバンド信号の振
幅を減少させなければならない。しかしながら，ベース
バンド信号の振幅を減少させると，信号対雑音比が減少
するため，識別時の誤差が増加する。このような不都合
を解消するために，従来は第３図の如くA/D変換器とROM
を用いていた。この場合、ROMは、通常一般に用いられ
ている6bit以上のA/D変換器から出力されるディジタル
信号から第２図に示すようなディジタル出力を作成する
ものである。より具体的に言えば、入力として与えられ
るベースバンド信号が、第４図に斜線部で示す正方形外
の信号の場合、第２図のｇ及びｈのような出力を得るこ
とができるように、ROMにはデータが書き込まれてい
る。
スバンド信号をディジタル信号に変換するA/D変換器に
ついて説明する。ここで、Ｓ−256QAM変調波とは、位相
平面上において、256個の信号点を備え、16x16個の信号
点によって形成される正方形の外側に、信号点を有する
一方、正方形の内側の信号点が周辺において階段状に減
少する信号点配置を有している。第４図はこのようなＳ
−256QAMの信号点配置を示したものである。第４図にお
いて，破線の内側すなわち16×16の正方形内には232の
信号点があり，破線の外側すなわち16×16の正方形の外
には24の信号点が存在する。従って，第４図の如き信号
点配置の信号を復調したベースバンド信号は18値とな
る。このような18値のベースバンド信号をディジタル信
号に変換し，主信号及び誤差信号を得るには少なくとも
35の識別レベルを必要とするため，通常の5bitA/D変換
器は使用できない。従って,6bit以上のA/D変換器を用い
る必要があるが，通常一般に用いられている6bit以上の
A/D変換器を単独で用いる場合には,A/D変換器のスレッ
ショールドレベルに合せて入力のベースバンド信号の振
幅を減少させなければならない。しかしながら，ベース
バンド信号の振幅を減少させると，信号対雑音比が減少
するため，識別時の誤差が増加する。このような不都合
を解消するために，従来は第３図の如くA/D変換器とROM
を用いていた。この場合、ROMは、通常一般に用いられ
ている6bit以上のA/D変換器から出力されるディジタル
信号から第２図に示すようなディジタル出力を作成する
ものである。より具体的に言えば、入力として与えられ
るベースバンド信号が、第４図に斜線部で示す正方形外
の信号の場合、第２図のｇ及びｈのような出力を得るこ
とができるように、ROMにはデータが書き込まれてい
る。
第３図において,38は少くとも63レベル以上のスレッシ
ョールドレベルを持つ通常一般に用いられている6bit以
上のA/D変換器,39はROMである。第３図の如き回路にお
いてもＳ−256QAMのベースバンド信号を識別して所望の
ディジタル出力を得ることは可能であるが以下の如き問
題点がある。
ョールドレベルを持つ通常一般に用いられている6bit以
上のA/D変換器,39はROMである。第３図の如き回路にお
いてもＳ−256QAMのベースバンド信号を識別して所望の
ディジタル出力を得ることは可能であるが以下の如き問
題点がある。
上述した従来の識別方法では,2n×2nの信号点を変換し
たＳ−QAMの信号に対して,2n+2bit以上のA/D変換器とRO
Mを必要とするが，一般にA/D変換器はbit数の増加に伴
い消費電力が増加する。又，高速のデータを扱う場合に
は,A/D変換器だけでなく高速のROMも必要とするという
問題点があった。
たＳ−QAMの信号に対して,2n+2bit以上のA/D変換器とRO
Mを必要とするが，一般にA/D変換器はbit数の増加に伴
い消費電力が増加する。又，高速のデータを扱う場合に
は,A/D変換器だけでなく高速のROMも必要とするという
問題点があった。
本発明は従来のもののこのような問題点を解決しようと
するものでROMなしでＳ−QAMのベースバンド信号のディ
ジタル信号に変換することができるA/D変換器を提供す
るものである。
するものでROMなしでＳ−QAMのベースバンド信号のディ
ジタル信号に変換することができるA/D変換器を提供す
るものである。
本発明によるとSTEPPED−QAM変調波の復調された多値ベ
ースバンド信号をディジタル信号に変換するアナログ−
ディジタル変換器において,2n×2n（ｎ≧３）の正方形
内にある信号を識別する2n+1−１個の第一比較回路群
と，前記正方形外にある信号を識別する複数の第二比較
回路群と，前記第一及び第二比較回路群の出力を入力と
してディジタル信号出力に変換する論理回路とを含むこ
とを特徴とするアナログ−ディジタル変換器が得られ
る。
ースバンド信号をディジタル信号に変換するアナログ−
ディジタル変換器において,2n×2n（ｎ≧３）の正方形
内にある信号を識別する2n+1−１個の第一比較回路群
と，前記正方形外にある信号を識別する複数の第二比較
回路群と，前記第一及び第二比較回路群の出力を入力と
してディジタル信号出力に変換する論理回路とを含むこ
とを特徴とするアナログ−ディジタル変換器が得られ
る。
次に，本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック構成図であり,S−
256QAMの復調ベースバンド信号を識別するA/D変換器の
場合を示したものである。
256QAMの復調ベースバンド信号を識別するA/D変換器の
場合を示したものである。
第１図において１は本発明のA/D変換器であり,2〜36は3
5個の比較回路,37は比較回路の出力を論理操作して所望
の出力コードを得るための論理回路である。又,L1〜L35
は比較回路のスレッショールドレベルであり，一般に基
準電圧を等間隔に分割して比較回路に与えられる。ここ
で比較回路2,3及び35,36はＳ−QAMの正方形外信号を識
別するために新たに設けた比較回路である。
5個の比較回路,37は比較回路の出力を論理操作して所望
の出力コードを得るための論理回路である。又,L1〜L35
は比較回路のスレッショールドレベルであり，一般に基
準電圧を等間隔に分割して比較回路に与えられる。ここ
で比較回路2,3及び35,36はＳ−QAMの正方形外信号を識
別するために新たに設けた比較回路である。
第１図において,18値のベースバンド信号ａは本発明のA
/D変換器のアナログ入力端子に与えられ，比較回路２〜
36によって識別レベルL1〜L35と比較される。従って，
あるサンプリング点での比較回路の出力は，“L"又は
“H"に確定するから，これらの比換回路の出力を直接論
理回路37に入力し、この論理回路37において、４〜34の
比較回路出力からｂ〜ｆのディジタル出力を作成し、
２、３、35、及び36の比較回路出力からｇ、ｈのディジ
タル出力を作成する論理操作を行うことによって、所望
のディジタル出力ｂ〜ｈを得ることができる。
/D変換器のアナログ入力端子に与えられ，比較回路２〜
36によって識別レベルL1〜L35と比較される。従って，
あるサンプリング点での比較回路の出力は，“L"又は
“H"に確定するから，これらの比換回路の出力を直接論
理回路37に入力し、この論理回路37において、４〜34の
比較回路出力からｂ〜ｆのディジタル出力を作成し、
２、３、35、及び36の比較回路出力からｇ、ｈのディジ
タル出力を作成する論理操作を行うことによって、所望
のディジタル出力ｂ〜ｈを得ることができる。
第２図はA/D変換器１における18値のベースバンド信号
ａとスレッショールドレベルL1〜L35,及びディジタル出
力ｂ〜ｈの関係を示したものである。まず、第２図にお
いて、ベースバンド信号ａの最上位と最下位の２つの信
号（黒丸）は正方形外部の信号であり、その他の16個の
白丸信号は正方形内部の信号である。これら18個のレベ
ルがL1〜L35のスレッシュホールドレベルを用いて判定
される。更に、第２図に示された主信号とは、ベースバ
ンド信号のどの信号が入力されたかを判定する信号であ
り、この主信号はｂ、ｃ、ｄ、ｅ、及びｇにより、ディ
ジタル的に表現される信号である。例えば、黒丸であら
わされた最下位の信号は（ｂ、ｃ、ｄ、ｅ、ｇ）＝
（０、０、０、０、１）で表現され、下から第３番目の
信号は（ｂ、ｃ、ｄ、ｅ、ｇ）＝（０、０、０、１、
０）で表現される。
ａとスレッショールドレベルL1〜L35,及びディジタル出
力ｂ〜ｈの関係を示したものである。まず、第２図にお
いて、ベースバンド信号ａの最上位と最下位の２つの信
号（黒丸）は正方形外部の信号であり、その他の16個の
白丸信号は正方形内部の信号である。これら18個のレベ
ルがL1〜L35のスレッシュホールドレベルを用いて判定
される。更に、第２図に示された主信号とは、ベースバ
ンド信号のどの信号が入力されたかを判定する信号であ
り、この主信号はｂ、ｃ、ｄ、ｅ、及びｇにより、ディ
ジタル的に表現される信号である。例えば、黒丸であら
わされた最下位の信号は（ｂ、ｃ、ｄ、ｅ、ｇ）＝
（０、０、０、０、１）で表現され、下から第３番目の
信号は（ｂ、ｃ、ｄ、ｅ、ｇ）＝（０、０、０、１、
０）で表現される。
一方、第２図に示された誤差信号ｆ及びｈは、ベースバ
ンド信号ａがスレッシュホールドレベルに対して、どち
らに偏っているかを示す信号である。図示の例は、ベー
スバンド信号ａに上記した偏りがない場合を示してお
り、このように、偏りがない場合、これら誤差信号はベ
ースバンド信号ａの本来あるべきレベル（添付図のａの
丸印の位置）で、“０“、“1"が変化する。
ンド信号ａがスレッシュホールドレベルに対して、どち
らに偏っているかを示す信号である。図示の例は、ベー
スバンド信号ａに上記した偏りがない場合を示してお
り、このように、偏りがない場合、これら誤差信号はベ
ースバンド信号ａの本来あるべきレベル（添付図のａの
丸印の位置）で、“０“、“1"が変化する。
本発明では、主信号ｇと誤差信号ｈとを比較回路を利用
して出力する点で、従来技術と相違している。
して出力する点で、従来技術と相違している。
上記した点を考慮して、第１図をも参照すると、比較回
路４〜34は通常の5bitのA/D変換器と同様であるから，
ディジタル出力ｂ〜ｆも通常の5bitA/D変換器の出力と
同様である。従って，第２図におけるディジタル出力ｆ
は通常の5bitA/D変換器のLSBに相当し,eは第4bitに相当
する。すなわち、比較回路４〜34により、スレッショー
ルドレベルL3〜L33とベースバンド信号ａとをサンプリ
ング点において比較した結果をもとに、論理回路37によ
って論理操作が加えられ、ｂ〜ｆとして通常の5bitA/D
変換器と同様のディジタル出力信号を得ることができ
る。この場合、ｂ〜ｅは第４図の正方形内信号に対する
主信号であり、ｆは誤差信号となる。
路４〜34は通常の5bitのA/D変換器と同様であるから，
ディジタル出力ｂ〜ｆも通常の5bitA/D変換器の出力と
同様である。従って，第２図におけるディジタル出力ｆ
は通常の5bitA/D変換器のLSBに相当し,eは第4bitに相当
する。すなわち、比較回路４〜34により、スレッショー
ルドレベルL3〜L33とベースバンド信号ａとをサンプリ
ング点において比較した結果をもとに、論理回路37によ
って論理操作が加えられ、ｂ〜ｆとして通常の5bitA/D
変換器と同様のディジタル出力信号を得ることができ
る。この場合、ｂ〜ｅは第４図の正方形内信号に対する
主信号であり、ｆは誤差信号となる。
しかしながら,S−256QAMの場合には前述した如く5bitの
A/D変換器では正方形外信号を識別して主信号と誤差信
号を得ることができない。従って，この実施例のA/D変
換器においては，通常の5bitA/D変換器の比較回路の他
に，さらに上下に各々２レベルのスレッショールドレベ
ルを追加した４個の比較回路を付加することによって,S
−256QAMを簡単に識別することができるようにした。例
えば、比較回路３及び35の出力に排他的論理和をとる等
の論理操作を行うことにより、ディジタル信号ｇを得る
ことができ、また、比較回路２及び36の出力に同様の論
理操作を施すことにより、ディジタル信号ｈを得ること
ができる。ここで、ｇは第４図の正方形外信号に対する
主信号であり、ｈはその誤差信号となる。
A/D変換器では正方形外信号を識別して主信号と誤差信
号を得ることができない。従って，この実施例のA/D変
換器においては，通常の5bitA/D変換器の比較回路の他
に，さらに上下に各々２レベルのスレッショールドレベ
ルを追加した４個の比較回路を付加することによって,S
−256QAMを簡単に識別することができるようにした。例
えば、比較回路３及び35の出力に排他的論理和をとる等
の論理操作を行うことにより、ディジタル信号ｇを得る
ことができ、また、比較回路２及び36の出力に同様の論
理操作を施すことにより、ディジタル信号ｈを得ること
ができる。ここで、ｇは第４図の正方形外信号に対する
主信号であり、ｈはその誤差信号となる。
以上の説明は,S−256QAMの場合について述べたが，本発
明のA/D変換器は,S−256QAMに限られるものではなく,2n
×2nの正方形外に信号のある他の変調方式にも適用可能
である。すなわち，正方形外の上下に各々ｘ個の信号点
を持つＳ−2nQAMの場合には,2n+1個の比較回路に4x個の
比較回路を追加したA/D変換器を構成すれば良い。
明のA/D変換器は,S−256QAMに限られるものではなく,2n
×2nの正方形外に信号のある他の変調方式にも適用可能
である。すなわち，正方形外の上下に各々ｘ個の信号点
を持つＳ−2nQAMの場合には,2n+1個の比較回路に4x個の
比較回路を追加したA/D変換器を構成すれば良い。
以上説明したように，本発明のA/D変換器は従来のもの
より少ない比較回路ROMを必要としないため，識別回路
の消費電力を低減することができる。又,A/D変換器のみ
を考慮した場合にも，比較回路が少なくて良いためA/D
変換器の消費電力とチップサイズを減少することが可能
となって,LSI化した場合にはより安価なLSIを製作する
ことができる効果がある。
より少ない比較回路ROMを必要としないため，識別回路
の消費電力を低減することができる。又,A/D変換器のみ
を考慮した場合にも，比較回路が少なくて良いためA/D
変換器の消費電力とチップサイズを減少することが可能
となって,LSI化した場合にはより安価なLSIを製作する
ことができる効果がある。
第１図は本発明のA/D変換器の一実施例のブロック構成
図，第２図は第１図の実施例におけるベースバンド信号
と識別レベル及びディジタル出力信号の関係を示す説明
図，第３図は通常のA/D変換器とROMを用いた従来の識別
回路の構成図，第４図はＳ−256QAMの場合の信号配置図
である。 １……A/D変換器,2〜36……比較回路,37……論理回路,3
8……A/D変換器,39……ROM
図，第２図は第１図の実施例におけるベースバンド信号
と識別レベル及びディジタル出力信号の関係を示す説明
図，第３図は通常のA/D変換器とROMを用いた従来の識別
回路の構成図，第４図はＳ−256QAMの場合の信号配置図
である。 １……A/D変換器,2〜36……比較回路,37……論理回路,3
8……A/D変換器,39……ROM
Claims (1)
- 【請求項１】位相平面内において、2nx2n（ｎ≧３）の
信号点を有し、前記信号点は互いに直交する搬送波の軸
から離れるにしたがって階段状に変化するように、配置
されたSTEPPED−QAM変調波を受け、該変調波から復調さ
れた多値ベースバンド信号をディジタル信号に変換する
アナログ−ディジタル変換器において、前記位相平面上
の2nx2nであらわされる正方形内に配置された信号点に
対応した信号を識別する2n+1−１個の第一比較回路群
と、前記正方形外にある信号点に対応した信号を識別す
る複数の第二比較回路群と、前記第一及び第二比較回路
群の出力を入力としてディジタル信号出力に変換する論
理回路とを含むことを特徴とするアナログ−ディジタル
変換器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62259284A JPH0693706B2 (ja) | 1987-10-14 | 1987-10-14 | アナログ−ディジタル変換器 |
| US07/256,701 US4912728A (en) | 1987-10-14 | 1988-10-12 | Analog-to-digital converter for stepped square QAM demodulators |
| EP88117016A EP0312047B1 (en) | 1987-10-14 | 1988-10-13 | Analog-to-digital converter for stepped square qam demodulators |
| DE8888117016T DE3880611T2 (de) | 1987-10-14 | 1988-10-13 | A/d-umsetzer fuer quadratisch abgestufte qam-demodulatoren. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62259284A JPH0693706B2 (ja) | 1987-10-14 | 1987-10-14 | アナログ−ディジタル変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01101763A JPH01101763A (ja) | 1989-04-19 |
| JPH0693706B2 true JPH0693706B2 (ja) | 1994-11-16 |
Family
ID=17331948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62259284A Expired - Fee Related JPH0693706B2 (ja) | 1987-10-14 | 1987-10-14 | アナログ−ディジタル変換器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4912728A (ja) |
| EP (1) | EP0312047B1 (ja) |
| JP (1) | JPH0693706B2 (ja) |
| DE (1) | DE3880611T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2794964B2 (ja) * | 1991-02-27 | 1998-09-10 | 日本電気株式会社 | 制御信号発生回路 |
| US5640417A (en) * | 1991-10-04 | 1997-06-17 | Harris Canada, Inc. | QAM detector which compensates for received symbol distortion induced by a cellular base station |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5939149A (ja) * | 1982-08-28 | 1984-03-03 | Nec Corp | 多値直交振幅復調器 |
| US4554671A (en) * | 1983-11-04 | 1985-11-19 | Fuji Photo Film Co., Ltd. | Delta modulated communication system |
| US4571550A (en) * | 1984-06-22 | 1986-02-18 | Rockwell International Corporation | QAM Demodulator carrier recovery loop using n-m LSB's |
-
1987
- 1987-10-14 JP JP62259284A patent/JPH0693706B2/ja not_active Expired - Fee Related
-
1988
- 1988-10-12 US US07/256,701 patent/US4912728A/en not_active Expired - Lifetime
- 1988-10-13 DE DE8888117016T patent/DE3880611T2/de not_active Expired - Fee Related
- 1988-10-13 EP EP88117016A patent/EP0312047B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3880611T2 (de) | 1993-08-05 |
| US4912728A (en) | 1990-03-27 |
| EP0312047B1 (en) | 1993-04-28 |
| JPH01101763A (ja) | 1989-04-19 |
| DE3880611D1 (de) | 1993-06-03 |
| EP0312047A3 (en) | 1990-05-30 |
| EP0312047A2 (en) | 1989-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4709377A (en) | Viterbi decoder for wireline modems | |
| AU702966B2 (en) | A trellis demapper of a convolutional decoder | |
| JP2845705B2 (ja) | 多レベル符号化変調通信装置 | |
| JPH0420523B2 (ja) | ||
| AU600217B2 (en) | Stepped square-qam demodulator utilizing all signal points to generate control signals | |
| JPS6324342B2 (ja) | ||
| JPS5951645A (ja) | 誤り訂正多値符号化復号化方式およびその装置 | |
| WO1992002092A1 (en) | Coded qam system | |
| US5623265A (en) | Flash analog-to-digital converter and method of operation | |
| JPH0693706B2 (ja) | アナログ−ディジタル変換器 | |
| JP3107231B2 (ja) | アナログデイジタル変換回路 | |
| US6359942B1 (en) | FSK demodulator | |
| EP0254877A2 (en) | Automatic drift control circuit | |
| US6370201B1 (en) | Simplified branch metric calculation in pragmatic trellis decoders | |
| US6229386B1 (en) | Digital FM demodulation circuit | |
| JPH06205053A (ja) | 復号装置 | |
| US4750191A (en) | D/A converter capable of producing an analog signal having levels of a preselected number different from 2N and communication network comprising the D/A converter | |
| JPS62133842A (ja) | 多値直交振幅変調方式 | |
| US20070008194A1 (en) | System and method for modulation and demodulation using code subset conversion | |
| EP3926836B1 (en) | Optical transmission device and likelihood generation circuit | |
| JPH09186726A (ja) | 多値信号復調装置及び多値信号復調方法 | |
| KR0177748B1 (ko) | 아날로그 디지탈 변환기의 에러 정정방법 | |
| JPS6028452B2 (ja) | 並列アナログ・デジタル・コンバ−タ | |
| JPH0671279B2 (ja) | 復調装置 | |
| JP2001127809A (ja) | 多レベル復号方法及び回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |