JPH09186726A - 多値信号復調装置及び多値信号復調方法 - Google Patents

Abstract

(57)【要約】 【課題】 回路を構成する素子の特性のばらつきの影響
を受けずに多値信号を正確に復調することを課題とす
る。 【解決手段】 Ａ／Ｄコンバータ１２において、多値振
幅変調され入力されたアナログ信号をデジタル信号に変
換し、復調回路部１３において、その変換された過去複
数回分のデジタル信号についてから最大値及び最小値を
とるデジタル信号を分別して格納し、その最大値及び最
小値をとるデジタル信号に基づいてＡ／Ｄ変換されたデ
ジタル信号を正規化し、その正規化されたデジタル信号
に基づいてレベル判定を実行して、そのレベル判定され
た結果をＣＰＵ１４に出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多値振幅変調され
た信号（以下に多値信号と称する）を復調する多値信号
復調装置及び多値信号復調方法に関する。

【０００２】

【従来の技術】最近、無線通信技術分野では、情報の伝
送速度を上げるために、マルチキャリア変調方式が使用
されている。例えば、日本において「ＲＣＲ ＳＴＤ−
４３」として規格化されている無線呼出システムでは、
信号の変調方式として４値ＦＳＫ（Frequency Shift Ke
ying）が採用されている。また、光ディスク等の記録媒
体へデータを記憶する場合でも、データの高密度記録の
ために、マルチキャリア変調が使用されている。

【０００３】マルチキャリア変調された信号のデジタル
データへの復調は、通常、マルチキャリア変調された信
号を周波数ディスクリミネータ等で多レベルの電圧信
号、すなわちＰＡＭ（Pulse Amplitude modulation）信
号に変換した後、その電圧信号を複数の基準電圧と比較
することにより行うようになっている。例えば、４値Ｆ
ＳＫで変調された信号を復調する方法としては、以下の
２つが知られている。

【０００４】第１の方法は、４値ＦＳＫ信号を周波数デ
ィスクリミネータでアナログ４レベルの信号に復元し、
この復元した信号を予め設定された３つの基準電圧と比
較して４値のデジタルデータに復調する方法である。

【０００５】第２の方法は、基本的には上記第１の方法
と同様に、周波数ディスクリミネータで復元したアナロ
グ４レベルの信号を３つの基準電圧と比較して４値のデ
ジタルデータに復調する方法であるが、前記３つの基準
電圧を固定電圧ではなく、受信信号に連動して変化する
電圧としたものである。この第２の方法は、具体的に
は、周波数ディスクリミネータで復元されたアナログ４
レベルの信号の中から最大レベル電圧と最小レベル電圧
とを検出し且つ検出された両レベルの電圧を出力する検
出器を設けるとともに、この検出器の２つの電圧出力端
子、すなわち、最大レベル電圧出力端子と最小レベル電
圧出力端子との間に４つの抵抗を直列に接続して、前記
４つの抵抗の各接続点から最大レベル電圧と最小レベル
電圧との間の電位差の１７％、５０％、及び８３％の電
圧を得る構成にし、これら３つの中間電圧を上記３つの
基準電圧とするものである。

【０００６】上記第１の方法は、３つの基準電圧がそれ
ぞれ固定であるため、局発オフセットがある場合、すな
わち受信信号や再生信号の周波数と局部発信回路の周波
数がずれている場合や、周波数ディスクリミネータ等を
構成する回路素子に特性のばらつき等がある場合には、
多値信号を正しく復調することができないという問題が
あった。すなわち、周波数ディスクリミネータで復元さ
れたアナログ４レベルの信号は、理想的には、図７
（ａ）に示すように、４つの信号レベルが等間隔で、且
つ３つの基準電圧が互いに隣接する信号レベルの中央に
位置するように復元されるべきものである。しかし、局
発オフセットがある場合には、復元された信号のレベル
全体が高レベル側或は低レベル側にずれるという現象が
生じる。例えば高レベル側に大きくずれた場合には、同
図（ｂ）に示すように、総ての信号レベルが第３基準値
よりも高くなり、本来、"１０"，"０１"及び“００”に
復調されるべきデータがそれぞれ"１１"，"１０"及び
“０１”と復調されてしまい、データを正しく復調する
ことができない。

【０００７】また、回路素子に特性のばらつき等がある
場合には、復元（再生）されたアナログ４レベルの信号
の振幅に全体的な或は部分的な歪が生じる。図７（ｃ）
はアナログ４レベルの信号の振幅に全体的な歪が生じた
場合の一例を示したものであるが、このケースでは、本
来、"１１"及び"００"に復調されるべきデータがそれぞ
れ"１０"及び“０１”と復調されてしまい、データを正
しく復調することができない。図７（ｄ）はアナログ４
レベルの信号の振幅に部分的な歪が生じた場合の一例を
示したものであるが、このケースでは、本来、"００"に
復調されるべきデータが“０１”と復調されてしまい、
データを正しく復調することができない。

【０００８】上記第２の方法は、３つの基準電圧が受信
信号に連動して変化するので、理論的には、局発オフセ
ットがある場合や振幅歪がある場合にも、多値信号を正
しく復調することができる。しかし、３つの基準電圧を
得るために使用されている素子は抵抗であり、各素子に
おいて抵抗値の若干のばらつきが避けられないことか
ら、実際に得られる３つの基準電圧は、最大レベル電圧
と最小レベル電圧との間の電位差の１７％、５０％、及
び８３％の電圧になることはまれである。従って、周波
数ディスクリミネータで復元されたアナログ４レベルの
信号にアンバランスな振幅歪があった場合には、抵抗値
のばらつきの影響を受けやすい第１基準電圧や第３基準
電圧が、受信信号の第２レベルよりも低くなったり、第
３レベルよりも高くなったりするケースが生じる。図８
は第３基準電圧が一点鎖線で示すように高レベル側にず
れた場合の一例を示したものであるが、このケースで
は、本来、"０１"に復調されるべきデータが“００”と
復調されてしまい、データを正しく復調することができ
ない。

【０００９】本発明の目的は、回路を構成する素子の特
性のばらつきの影響を受けずに多値信号を正確に復調す
ることが可能な多値信号復調装置及び多値信号復調方法
を提供することにある。

【００１０】本発明の他の目的は、振幅に均一もしくは
アンバランスの歪があってもレベルがずれることなく多
値信号を正確に復調することができる、振幅振動に強い
多値信号復調装置及び多値信号復調方法を提供すること
にある。

【００１１】

【課題を解決するための手段】請求項１記載の発明に係
る多値信号復調装置は、多値振幅変調されたアナログ入
力信号の振幅値をデジタルデータに変換するアナログ−
デジタル変換手段と、前記アナログ−デジタル変換手段
により得られたデジタルデータを複数の基準値データと
比較し、その比較結果に基づいて復調信号を出力する復
調手段と、前記復調手段により復調されたデジタルデー
タに基づいて前記複数の基準値データを補正する基準値
データ補正手段とを備える。

【００１２】以上の構成によれば、アナログ−デジタル
変換手段は、多値振幅変調されたアナログ入力信号の振
幅値をデジタルデータに変換し、復調手段は、アナログ
−デジタル変換手段により得られたデジタルデータを複
数の基準値データと比較し、その比較結果に基づいて復
調信号を出力し、基準値データ補正手段は、前記復調手
段により復調されたデジタルデータに基づいて前記複数
の基準値データを補正する。

【００１３】つまり、請求項１記載の発明に係る多値信
号復調装置は、多値振幅変調されたアナログ入力信号の
復調処理をアナログ入力信号をデジタルデータに変換し
た後に行なう構成にし、且つ入力信号のレベルを判定す
るための基準値データを復調されたデジタルデータに基
づいて補正する構成にしたので、回路を構成する素子の
特性のばらつきの影響を受けずに正確に復調することが
でき、且つ振幅に均一もしくはアンバランスの歪があっ
てもレベルがずれることなく正確に復調することができ
る。

【００１４】請求項２記載の発明に係る多値信号復調装
置は、請求項１記載の発明において、基準値データ補正
手段が、前記アナログ−デジタル変換手段により得られ
たデジタルデータの内、少なくとも前記複数の基準値デ
ータとの比較により最大レベルと判定されたデジタルデ
ータと最小レベルと判定されたデジタルデータとに基づ
いて、前記複数の基準値データを補正する手段であるこ
とを特徴とする。

【００１５】以上の構成によれば、前記複数の基準値デ
ータが、前記アナログ−デジタル変換手段により得られ
たデジタルデータの内、少なくとも前記複数の基準値デ
ータとの比較により最大レベルと判定されたデジタルデ
ータと最小レベルと判定されたデジタルデータとに基づ
いて補正されるので、回路を構成する素子の特性のばら
つきの影響を受けずに正確に復調することができ、且つ
振幅に均一もしくはアンバランスの歪があってもレベル
がずれることなく正確に復調することができる。

【００１６】請求項３記載の発明に係る多値信号復調装
置は、請求項１記載の発明において、基準値データ補正
手段が、前記アナログ−デジタル変換手段により得られ
たデジタルデータの内、少なくとも前記複数の基準値デ
ータとの比較により最大レベルと判定された過去複数回
分のデジタルデータの平均値を算出する手段と、最小レ
ベルと判定された過去複数回分のデジタルデータの平均
値を算出する手段とを有し、これらの算出手段で得られ
る平均値に基づいて、前記複数の基準値データを補正す
る手段であることを特徴とする。

【００１７】以上の構成によれば、前記複数の基準値デ
ータが、前記アナログ−デジタル変換手段により得られ
たデジタルデータの内、少なくとも前記複数の基準値デ
ータとの比較により最大レベルと判定された過去複数回
分のデジタルデータの平均値と最小レベルと判定された
過去複数回分のデジタルデータの平均値とに基づいて補
正されるので、回路を構成する素子の特性のばらつきの
影響を受けずに正確に復調することができ、且つ振幅に
均一もしくはアンバランスの歪があってもレベルがずれ
ることなく正確に復調することができる。

【００１８】請求項４記載の発明に係る多値信号復調方
法は、多値振幅変調されたアナログ入力信号の振幅値を
デジタルデータに変換する第１の過程と、前記第１の過
程により得られたデジタルデータを複数の基準値データ
と比較する第２の過程と、前記第２の過程により得られ
る比較結果に基づいて復調信号を出力する第３の過程
と、前記第２の過程により得られた比較結果が所定のも
のである場合に、前記第１の過程により得られたデジタ
ルデータに基づいて前記複数の基準値データを補正する
第４の過程とを備える。

【００１９】以上の構成によれば、第１の過程は、多値
振幅変調されたアナログ入力信号の振幅値をデジタルデ
ータに変換し、第２の過程は、第１の過程により得られ
たデジタルデータを複数の基準値データと比較し、第３
の過程は、第２の過程により得られる比較結果に基づい
て復調信号を出力し、第４の過程は、第２の過程により
得られた比較結果が所定のものである場合に、第１の過
程により得られたデジタルデータに基づいて複数の基準
値データを補正する。

【００２０】つまり、請求項４記載の発明に係る多値信
号復調方法は、多値振幅変調されたアナログ入力信号の
復調処理をアナログ入力信号をデジタルデータに変換し
た後に行なう構成にし、且つ入力信号のレベルを判定す
るための基準値データを復調されたデジタルデータに基
づいて補正する構成であるので、回路を構成する素子の
特性のばらつきの影響を受けずに正確に復調することが
でき、且つ振幅に均一もしくはアンバランスの歪があっ
てもレベルがずれることなく正確に復調することができ
る。

【００２１】請求項５記載の発明に係る多値信号復調方
法は、請求項４の発明において前記第４の過程が、少な
くとも前記第２の過程により得られた比較結果が最大レ
ベルである場合及び最小レベルである場合に、前記第１
の過程により得られたデジタルデータに基づいて前記複
数の基準値データを補正する過程であることを特徴とす
る。

【００２２】以上の構成によれば、前記複数の基準値デ
ータが、前記アナログ−デジタル変換手段により得られ
たデジタルデータの内、少なくとも前記複数の基準値デ
ータとの比較により最大レベルと判定されたデジタルデ
ータと最小レベルと判定されたデジタルデータとに基づ
いて補正されるので、回路を構成する素子の特性のばら
つきの影響を受けずに正確に復調することができ、且つ
振幅に均一もしくはアンバランスの歪があってもレベル
がずれることなく正確に復調することができる。

【００２３】請求項６記載の発明に係る多値信号復調方
法は、請求項４の発明において前記第４の過程が、第２
の過程により得られた比較結果が最大レベルである場合
及び最小レベルである場合に、第１の過程により得られ
たデジタルデータを複数のデータの格納が可能なメモリ
に格納する過程と、前記メモリに格納されている複数の
デジタルデータの平均値を算出する過程と、算出された
平均値に基づいて前記複数の基準値データを補正する過
程とを備えたことを特徴とする。

【００２４】以上の構成によれば、前記複数の基準値デ
ータが、前記アナログ−デジタル変換手段により得られ
たデジタルデータの内、少なくとも前記複数の基準値デ
ータとの比較により最大レベルと判定された過去複数回
分のデジタルデータの平均値と最小レベルと判定された
過去複数回分のデジタルデータの平均値とに基づいて補
正されるので、回路を構成する素子の特性のばらつきの
影響を受けずに正確に復調することができ、且つ振幅に
均一もしくはアンバランスの歪があってもレベルがずれ
ることなく正確に復調することができる。

【００２５】請求項７記載の発明に係る多値信号復調装
置は、多値振幅変調されたアナログ入力信号の振幅値を
デジタルデータに変換するアナログ−デジタル変換手段
と、前記アナログ−デジタル変換手段により得られたデ
ジタルデータを正規化する正規化手段と、前記正規化手
段により正規化されたデジタルデータを複数の基準値デ
ータと比較し、その比較結果に基づいて復調信号を出力
する復調手段とを備える。

【００２６】以上の構成によれば、アナログ−デジタル
変換手段は、多値振幅変調されたアナログ入力信号の振
幅値をデジタルデータに変換し、正規化手段は、アナロ
グ−デジタル変換手段により得られたデジタルデータを
正規化し、復調手段は、正規化手段により正規化された
デジタルデータを複数の基準値データと比較し、その比
較結果に基づいて復調信号を出力する。

【００２７】つまり、請求項７記載の多値信号復調装置
は、多値振幅変調されたアナログ入力信号の振幅値をデ
ジタルデータに変換した後、更に、データを正規化して
複数の基準値データと比較する構成であるので、回路を
構成する素子の特性のばらつきの影響を受けずに正確に
復調することができ、且つ振幅に均一もしくはアンバラ
ンスの歪があってもレベルがずれることなく正確に復調
することができる。

【００２８】請求項８記載の発明に係わる多値信号復調
装置は、請求項７の発明において、前記正規化手段が、
前記アナログ−デジタル変換手段により得られたデジタ
ルデータの内、少なくとも前記複数の基準値データとの
比較により最大レベルと判定されたデジタルデータ及び
最小レベルと判定されたデジタルデータに基づいて、前
記アナログ−デジタル変換手段により現在得られている
デジタルデータを正規化する手段であるとを特徴とす
る。

【００２９】以上の構成によれば、多値振幅変調された
アナログ入力信号の振幅値をデジタル変換したデータが
過去の最大値データ及び最小値データに基づいて正規化
される構成であるので、回路を構成する素子の特性のば
らつきの影響を受けずに正確に復調することができ、且
つ振幅に均一もしくはアンバランスの歪があってもレベ
ルがずれることなく正確に復調することができる。

【００３０】請求項９記載の発明に係わる多値信号復調
装置は、請求項７の発明において、前記正規化手段が、
前記アナログ−デジタル変換手段により得られたデジタ
ルデータの内、少なくとも前記複数の基準値データとの
比較により最大レベルと判定された過去複数回分のデジ
タルデータの平均値を算出する手段と、最小レベルと判
定された過去複数回分のデジタルデータの平均値を算出
する手段とを有し、これらの算出手段で得られる平均値
に基づいて、前記アナログ−デジタル変換手段により現
在得られているデジタルデータを正規化する手段である
ことを特徴とする。

【００３１】以上の構成によれば、多値振幅変調された
アナログ入力信号の振幅値をデジタル変換したデータが
過去複数回分の最大値データの平均値及び過去複数回分
の最小値データの平均値に基づいて正規化される構成で
あるので、回路を構成する素子の特性のばらつきの影響
を受けずに正確に復調することができ、且つ振幅に均一
もしくはアンバランスの歪があってもレベルがずれるこ
となく正確に復調することができる。

【００３２】請求項１０記載の発明に係わる多値信号復
調装置は、請求項７の発明において、前記正規化手段
が、前記アナログ−デジタル変換手段により得られたデ
ジタルデータの内、少なくとも前記複数の基準値データ
との比較により最大レベルと判定された過去複数回分の
デジタルデータの平均値を第１の所定値、最小レベルと
判定された過去複数回分のデジタルデータの平均値を第
２の所定値としるスケールで、前記アナログ−デジタル
変換手段により現在得られているデジタルデータを再ス
ケーリングする手段であることを特徴とする。

【００３３】以上の構成によれば、多値振幅変調された
アナログ入力信号の振幅値をデジタル変換したデータが
過去複数回分の最大値データの平均値及び過去複数回分
の最小値データの平均値に基づいて正規化される構成で
あるので、回路を構成する素子の特性のばらつきの影響
を受けずに正確に復調することができ、且つ振幅に均一
もしくはアンバランスの歪があってもレベルがずれるこ
となく正確に復調することができる。

【００３４】請求項１１記載の発明に係わる多値信号復
調方法は、多値振幅変調されたアナログ入力信号の振幅
値をデジタルデータに変換する第１の過程と、前記第１
の過程により得られたデジタルデータを正規化する第２
の過程と、前記第２の過程で正規化されたデジタルデー
タを複数の基準値データと比較し、その比較結果に基づ
いて復調信号を出力する第３の過程とを備える。

【００３５】請求項１１記載の発明に係わる多値信号復
調方法は、第１の過程は、多値振幅変調されたアナログ
入力信号の振幅値をデジタルデータに変換し、第２の過
程は、第１の過程により得られたデジタルデータを正規
化し、第３の過程は、第２の過程で正規化されたデジタ
ルデータを複数の基準値データと比較し、その比較結果
に基づいて復調信号を出力する。

【００３６】つまり、請求項１１記載の多値信号復調装
置は、多値振幅変調されたアナログ入力信号の振幅値を
デジタルデータに変換した後、更に、データを正規化し
て複数の基準値データと比較する構成であるので、回路
を構成する素子の特性のばらつきの影響を受けずに正確
に復調することができ、且つ振幅に均一もしくはアンバ
ランスの歪があってもレベルがずれることなく正確に復
調することができる。

【００３７】

【発明の実施の形態】以下に添付図面を参照して、本発
明に係る好適な実施の形態を詳細に説明する。

【００３８】（第１の実施例）図１は本発明に係る多値
信号復調装置を適用した無線受信機の一例を示すブロッ
ク図である。同図において、１は、例えば、無線ページ
ングシステムにおいて用いられるメッセージ受信機能付
きの無線受信機であり、この無線受信機１は、アンテナ
１０、受信部１１、Ａ／Ｄコンバータ１２、復調回路部
１３、ＣＰＵ１４、表示部１５、報知部１６、キー入力
部１７、メッセージメモリ１８、バッテリー１９及びバ
ッテリーセーバ部２０等を備えている。

【００３９】アンテナ１０は、ページングサービス会社
等の基地局（不図示）から送信された無線信号を受信し
て受信部１１に出力する。基地局からの無線信号は、デ
ジタルデータで変調された無線信号であり、例えば４値
ＦＳＫ信号である。受信部１１は、周波数ディスクリミ
ネータ等を内蔵しており、受信した４値ＦＳＫ信号を周
波数ディスクリミネータによってアナログ４レベルのデ
ータ信号、すなわち４値のＰＡＭ信号に復元して、その
信号をＡ／Ｄコンバータ１２に出力するもである。Ａ／
Ｄコンバータ１２は、受信部１１から出力されたアナロ
グ４レベルのデータ信号をデジタル化して復調回路部１
３へ出力する回路であり、本実施例ではアナログ４レベ
ルのデータ信号（電圧の振幅値）を８ビットのデジタル
データ信号に変換して出力している。復調回路部１３
は、Ａ／Ｄコンバータ１２より出力された８ビットのデ
ジタルデータ信号を３つの基準値データ（後述の第１、
第２、第３基準値データ）と比較することによりダイビ
ット形式（２ビット単位）で復調データを得るものであ
り、その復調データをＣＰＵ１４に出力している。ま
た、この復調回路部１３は、ＣＰＵ１４による制御も受
ける。

【００４０】ＣＰＵ１４は、内蔵ＲＯＭに記憶されてい
るプログラムに従って周辺回路の動作を制御するマイク
ロコンピュータ等のユニットである。このＣＰＵ１４
は、前記ＲＯＭ以外に、文字、数字、記号等に対応した
キャラクタコードを出力するためのキャラクタジェネレ
ータＲＯＭ、及びワークエリアとして使用されるＲＡＭ
等も内蔵している。

【００４１】表示部１５は、例えば液晶パネル、表示バ
ッファ、駆動ドライバ等で構成され、液晶パネル上にメ
ッセージ等の情報を表示する。報知部１６は、着信をユ
ーザに報知する手段であり、例えば、着信を点灯又は点
滅によって報知するＬＥＤ（発光ダイオード）、鳴音で
報知するスピーカ、振動で報知するバイブレータ等で構
成される。キー入力部１７は、電源スイッチ、操作キー
等の入力手段で構成される。

【００４２】メッセージメモリ１８は受信されたメッセ
ージデータを記憶するメモリであり、ＣＰＵ１４の制御
によってメッセージデータの書き込み及び読み出しがな
される。バッテリーセーバ部２０は、ＣＰＵ１４から供
給される信号に基づいてバッテリー１９から受信部１１
への電源供給を制御し、バッテリーをセーブするもので
ある。例えば、無線ページングシステムにおける無線受
信機のように、自己宛ての信号のみを受信すれば良い場
合、バッテリーセーバ部２０は、無線基地局から自己宛
ての信号が送信される可能性のある時間帯のみ、前記受
信部１１へ電源供給を行なう。

【００４３】図２は、図１に示した復調回路部１３の詳
細な構成を示すブロック図である。図２に示す復調回路
部１３は、本発明に係る多値信号復調装置の一実施例で
あり、シフトレジスタ１０２，１０３、平均化回路１０
４，１０５，１０６、差分回路１０７、除算回路１０
８、減算回路１０９、加算回路１１０、比較回路１１
１，１１２，１１３、判定回路１１４及び切り替え回路
１１５，１１６より構成されている。

【００４４】シフトレジスタ１０２は、Ａ／Ｄコンバー
タ１２から出力される復元データのうち後述する判定回
路１１４で最大値と判定された過去Ｍ回分（一例として
Ｍ＝８）の復元データを記憶するためのレジスタであ
り、本実施例では、８ビット構成のラッチ回路を８個カ
スケード接続することにより構成されている。シフトレ
ジスタ１０２は、切り替え回路１１５を介してＡ／Ｄコ
ンバータ１２及びＣＰＵ１４に接続されている。切り替
え回路１１５は、無線受信機１の電源がオンされた時、
或はバッテリー１９が交換された時に、ＣＰＵ１４から
最大値に相当する適当な値のデータを出力し、シフトレ
ジスタ１０２の各段、すなわち８個のラッチ回路に最大
値データをプリセットするために設けられているもので
ある。従って、シフトレジスタ１０２は、常時は切り替
え回路１１５を介してＡ／Ｄコンバータ１２に接続され
ている。

【００４５】また、シフトレジスタ１０２は、後述の判
定回路１１４がＡ／Ｄコンバータ１２からの復元データ
を最大値と判定したときに出力するパルス信号ＰＳ１で
シフト動作し、Ａ／Ｄコンバータ１２から出力されてい
る復元データを最新の最大値復元データＭＡＸＲＤとし
て入力し、最古の最大値復元データＭＡＸＲＤを消去す
る。

【００４６】シフトレジスタ１０３は、Ａ／Ｄコンバー
タ１２から出力される復元データのうち後述する判定回
路１１４で最小値と判定された過去Ｍ回分（一例として
Ｍ＝８）の復元データを記憶するためのレジスタであ
り、本実施例では、８ビット構成のラッチ回路を８個カ
スケード接続することにより構成されている。シフトレ
ジスタ１０３は、切り替え回路１１６を介してＡ／Ｄコ
ンバータ１２及びＣＰＵ１４に接続されている。切り替
え回路１１６は、無線受信機１の電源がオンされた時、
或はバッテリー１９が交換された時に、ＣＰＵ１４から
最小値に相当する適当な値のデータを出力し、シフトレ
ジスタ１０３の各段、すなわち８個のラッチ回路に最小
値データをプリセットするために設けられているもので
ある。従って、シフトレジスタ１０３は、常時は切り替
え回路１１６を介してＡ／Ｄコンバータ１２に接続され
ている。

【００４７】また、シフトレジスタ１０３は、後述の判
定回路１１４がＡ／Ｄコンバータ１２からの復元データ
を最小値と判定したときに出力するパルス信号ＰＳ２で
シフト動作し、Ａ／Ｄコンバータ１２から出力されてい
る復元データを最新の最小値復元データＭＩＮＲＤとし
て入力し、最古の最大値復元データＭＩＮＲＤを消去す
る。

【００４８】平均化回路１０４は、シフトレジスタ１０
２に記憶されている過去８回分の最大値復元データＭＡ
ＸＲＤ…の平均を求めて平均値データＭＤを得る回路で
あり、その結果データを減算回路１０９、差分回路１０
７、及び平均化回路１０６に出力している。平均化回路
１０５は、シフトレジスタ１０３に記憶されている過去
８回分の最小値復元データＭＩＮＲＤ…の平均を求めて
平均値データＬＤを得る回路であり、その結果データを
差分回路１０７、平均化回路１０６、及び加算回路１１
０に出力している。

【００４９】差分回路１０７は、平均化回路１０４から
の平均値データＭＤと平均化回路１０５からの平均値デ
ータＬＤとの差分を求めて差分データＭＬＤを得る回路
であり、その結果データを除算回路１０８に出力してい
る。除算回路１０８は、差分回路１０７からの差分デー
タＭＬＤを予め設定された定数“６”で割って除算結果
データＮＤを得る回路であり、その結果データを減算回
路１０９及び加算回路１１０に出力している。

【００５０】減算回路１０９は、平均化回路１０４から
の平均値データＭＤから除算回路１０８からの除算結果
データを差し引いて第１基準値データＳＤ１を求める回
路であり、その結果データを比較回路１１１に出力して
いる。平均化回路１０６は、平均化回路１０４からの平
均値データＭＤと平均化回路１０５からの平均値データ
ＬＤとの平均を求めて第２基準値データＳＤ２を得る回
路であり、その結果データを比較回路１１２に出力して
いる。加算回路１１０は、平均化回路１０５からの平均
値データＬＤに除算回路１０８からの除算結果データＮ
Ｄを加えて第３基準値データＳＤ３を求める回路であ
り、その結果データを比較回路１１３に出力している。

【００５１】比較回路１１１は、Ａ／Ｄコンバータ１２
からの現復元データＲＤと減算回路１０９からの第１基
準値データＳＤ１とを比較して、現復元データＲＤが第
１基準値データＳＤ１より大きいか否かを表わす比較結
果データＣ１を出力する回路であり、その比較結果デー
タＣ１を判定回路１１４に出力している。比較回路１１
２は、Ａ／Ｄコンバータ１２からの現復元データＲＤと
平均化回路１０６からの第２基準値データＳＤ２とを比
較して、現復元データＲＤが第２基準値データＳＤ２よ
り大きいか否かを表わす比較結果データＣ２を出力する
回路であり、その比較結果データＣ２を判定回路１１４
に出力している。比較回路１１３は、Ａ／Ｄコンバータ
１２からの現復元データＲＤと加算回路１１０からの第
３基準値データＳＤ３とを比較して、現復元データＲＤ
が第３基準値データＳＤ３より大きいか否かを表わす比
較結果データＣ３を出力する回路であり、その比較結果
データＣ３を判定回路１１４に出力している。

【００５２】判定回路１１４は、比較回路１１１，１１
２，１１３からのそれぞれの比較結果データＣ１，Ｃ
２，Ｃ３に基づいて現復元データＲＤが４レベルのうち
のどのレベルに当たるかを判定する回路である。

【００５３】次に、動作について説明する。アンテナ１
０で受信された無線信号は、受信部１１でアナログ４レ
ベルのデータ信号に変換され、更にＡ／Ｄコンバータ１
２で８ビットのデジタルデータ信号に変換された後、図
３に示した復調回路部１３へ出力される。このとき既
に、復調回路部１３では、シフトレジスタ１０２に格納
されている過去８回分の最大値復元データＭＡＸＲＤ…
及びシフトレジスタ１０３に格納されている過去８回分
の最小値復元データＭＩＮＲＤ…に基づいて３つの基準
値データＳＤ１〜ＳＤ３が算出されて、第１基準値デー
タＳＤ１が減算回路１０９から比較回路１１１へ、第２
基準値データＳＤ２が平均化回路１０６から比較回路１
１２へ、第３基準値データＳＤ３が加算回路１１０から
比較回路１１３へ出力されている。従って、Ａ／Ｄコン
バータ１２から入力されたデジタルデータ信号（復元デ
ータ）は、比較回路１１１〜１１３でそれぞれ対応する
基準値データＳＤ１〜ＳＤ３と比較され、各比較回路１
１１〜１１３はそれぞれその比較結果データＣ１〜Ｃ３
を判定回路１１４へ出力する。

【００５４】判定回路１１４は、入力された比較結果デ
ータＣ１，Ｃ２，Ｃ３が総て“１”であった場合、すな
わち現復元データＲＤが第１基準値データＳＤ１より大
きい最大値データであった場合には、ダイビットデータ
“１１”を復調データとしてＣＰＵ１４へ出力するとと
もに、パルス信号ＰＳ１を出力する。このパルス信号Ｐ
Ｓ２は、詳細は後述するが、シフトパルスとしてシフト
レジスタ１０３に供給される。また、判定回路１１４
は、入力された比較結果データＣ１が“０”で比較結果
データＣ２及びＣ３がともに“１”であった場合、すな
わち現復元データＲＤが第１基準値データＳＤ１より小
さく第２基準値データＳＤ２より大きい場合には、ダイ
ビットデータ“１０”を復調データとしてＣＰＵ１４へ
出力し、入力された比較結果データＣ１及びＣ２がとも
に“０”で比較結果データＣ３が“１”であった場合、
すなわち現復元データＲＤが第２基準値データＳＤ２よ
り小さく第３基準値データＳＤ３より大きい場合には、
ダイビットデータ“０１”を復調データとしてＣＰＵ１
４へ出力する。更に、判定回路１１４は、入力された比
較結果データＣ１，Ｃ２，Ｃ３が総て“０”であった場
合、すなわち現復元データＲＤが第３基準値データＳＤ
３より小さい最小値データであった場合には、ダイビッ
トデータ“００”を復調データとしてＣＰＵ１４へ出力
するとともに、パルス信号ＰＳ２を出力する。このパル
ス信号ＰＳ２はシフトパルスとしてシフトレジスタ１０
３に供給される。

【００５５】次に、判定回路１１４からパルス信号ＰＳ
１及びＰＳ２が出力された際の回路動作について説明す
る。

【００５６】前述したように、判定回路１１４は、Ａ／
Ｄコンバータ１２からの現復元データＲＤが第１基準値
データＳＤ１より大きい最大値データであった場合に、
シフトレジスタ１０２のシフトパルスとして機能するパ
ルス信号ＰＳ１を出力し、Ａ／Ｄコンバータ１２からの
現復元データＲＤが第３基準値データＳＤ３より小さい
最小値データであった場合に、シフトレジスタ１０３の
シフトパルスとして機能するパルス信号ＰＳ２を出力す
る。

【００５７】シフトレジスタ１０２は、パルス信号ＰＳ
１の供給を受けると、各段に記憶されている記憶データ
を１段づつシフトする。これにより、その時点でＡ／Ｄ
コンバータ１２から出力されている復元データＲＤ、す
なわち判定回路１１４で第１基準値データＳＤ１より大
きいと判定された復元データＲＤが最新の最大値データ
としてシフトレジスタ１０２の１段目に取り込まれ、同
時に、シフトレジスタ１０２の８段目に記憶されていた
最古の最大値データがシフトアウトされて消去される。
つまり、シフトレジスタ１０２から平均化回路１０４に
出力される８つの最大値復元データＭＡＸＲＤ…が更新
される。このため、平均化回路１０４から減算回路１０
９、差分回路１０７及び平均化回路１０６に出力される
平均値データＭＤが変化して、減算回路１０９から出力
される第１基準値データＳＤ１、平均化回路１０６から
出力される第２基準値データＳＤ２、及び加算回路１１
０から出力される第３基準値データＳＤ３がそれぞれ補
正される。この補正された３つの基準値データＳＤ１〜
ＳＤ３は、次に入力される復元データをレベル判定する
際に基準値データとなる。

【００５８】同様に、シフトレジスタ１０３は、パルス
信号ＰＳ２の供給を受けると、各段に記憶されている記
憶データを１段づつシフトする。これにより、その時点
でＡ／Ｄコンバータ１２から出力されている復元データ
ＲＤ、すなわち判定回路１１４で第３基準値データＳＤ
１より小さいと判定された復元データＲＤが最新の最大
値データとしてシフトレジスタ１０３の１段目に取り込
まれ、同時に、シフトレジスタ１０３の８段目に記憶さ
れていた最古の最小値データがシフトアウトされて消去
される。つまり、シフトレジスタ１０３から平均化回路
１０５に出力される８つの最小値復元データＭＩＮＲＤ
…が更新される。このため、平均化回路１０５から差分
回路１０７、平均化回路１０６及び加算回路１１０に出
力される平均値データＬＤが変化して、減算回路１０９
から出力される第１基準値データＳＤ１、平均化回路１
０６から出力される第２基準値データＳＤ２、及び加算
回路１１０から出力される第３基準値データＳＤ３がそ
れぞれ補正される。この補正された３つの基準値データ
ＳＤ１〜ＳＤ３は、次に入力される復元データをレベル
判定する際に基準値データとなる。

【００５９】このように、上述した第１の実施例によれ
ば、４ＰＡＭ信号等の多値振幅変調された信号の復調処
理を、前記信号をデジタル化してから行うようにすると
共に、復元データＲＤのレベルが第１基準値（最大基準
値）よりも大きい場合、及び第３基準値（最小基準値）
よりも小さい場合に、その復元データＲＤを基に、より
具体的にはその復元データＲＤを含む過去８回分の最大
値データ及び最小値データを基に、第１乃至第３基準値
を補正するようにしたので、回路を構成する素子の特性
のばらつきの影響を受けずに正確に復調することがで
き、且つ振幅に均一もしくはアンバランスの歪があって
もレベルがずれることなく正確に復調することができ
る。

【００６０】（第２の実施例）前述の第１実施例では、
データを復調するために、７つの演算回路１０４〜１１
０と３つの比較回路１１１〜１１３を必要としており、
回路構成が多少複雑であった。この第２の実施例では、
１つのフルアダーと複数のレジスタとを用いてデータの
復調を行うようにしたものである。回路構成等について
の詳細は図４を用いて後述するが、この第２の実施例に
よる復調回路部２００も図１に示した通信受信機１に適
用可能な復調回路であり、この場合、図２に示した復調
回路部１３と同様に、Ａ／Ｄコンバータ１２とＣＰＵ１
４との間に接続される。

【００６１】ここで、図４に示す復調回路部２００によ
る復調処理動作の理解を容易にするために、まず最初
に、図３を参照して第２の実施例の原理について説明す
る。

【００６２】発明の背景の項で説明したように、局発オ
フセットがある場合には、周波数ディスクリミネータ等
で復元されたアナログ４レベルの信号のレベル全体が高
レベル側或は低レベル側にずれるという現象が生じ、ま
た、周波数ディスクリミネータ等を構成する回路素子に
特性のばらつき等がある場合には、復元されたアナログ
４レベルの信号の振幅が全体的或は部分的に歪むという
現象が生じる。第１実施例では、その対策として、Ａ／
Ｄコンバータ１２から出力された復元データの内の最大
値データ及び最小値データのそれぞれの平均値を基にし
て３つの基準値データを得、得たこれら３つの基準値デ
ータに基づいてＡ／Ｄコンバータ１２からの復元データ
のレベル判定を行なう構成であった。これに対して、本
実施例では、Ａ／Ｄコンバータ１２から出力される復元
データを正規化した後、すなわち、Ａ／Ｄコンバータ１
２からの復元データを、例えば過去の復元データの最大
値の平均を１６進表記で“Ｅ０”、過去の復元データの
最小値の平均を１６進表記で“２０”とするスケールで
再スケーリングした上で、復調処理するようにしたもの
である。

【００６３】図３は、Ａ／Ｄコンバータ１２から出力さ
れた復元データの各レベルの分布と３つの基準値、及び
これらを正規化した際のスケール値との関係を説明する
図である。

【００６４】Ａ／Ｄコンバータ１２からの復元データは
８ビット構成のデータであり、００〜ＦＦH （Ｈ；１６
進表記）の２５６階調で表されている。また、同図に示
されたの復元データは４ＰＡＭ信号の復元データの例で
あるので、そのレベル分布は４つとなっている。従っ
て、復元データＲＤのレベルを判定するための３つの基
準値は、典型的には第１実施例の場合と同様である。す
なわち、復元データの最大値の平均をｍと最小値の平均
ｌとすると、その差分を６等分した値ＤＰは、次式
（１）で表わされるので、第１基準値ＳＬ１、第２基準
値ＳＬ２、及び第３基準値ＳＬ３は、それぞれ次式
（２）、（３）及び（４）によって求められる。、 ＤＰ＝（ｍ−ｌ）／６ ・・・ （１） ＳＬ１＝ｍ−ＤＰ ＝（５ｍ＋ｌ）／６ ・・・ （２） ＳＬ２＝（ｍ＋ｌ）／２ ・・・ （３） ＳＬ３＝ｌ＋ＤＰ ＝（ｍ＋５ｌ）／６ ・・・ （４） 本実施例では、前述した如く、Ａ／Ｄコンバータ１２か
ら出力された復元データを、その最大値の平均が１６進
表記で“Ｅ０”、最小値の平均が１６進表記で“２０”
となるスケールで正規化するので、正規化後の第１基準
値ＳＬ１、第２基準値ＳＬ２、及び第３基準値ＳＬ３
は、それぞれ１６進表記で“Ｃ０”、“８０”、“４
０”となる。なお、正規化後、１６進表記で“００”と
なる仮想下限値（ＶＳ）は、Ａ／Ｄコンバータ１２から
出力された復元データの最小値の平均ｌよりもレベルが
ＤＰ分だけ低いレベルであり、次式（５）によって求め
られる。

【００６５】 ＶＳ＝ｌ−ＤＰ ＝（７ｌ−ｍ）／６ ・・・ （５） 従って、入力された復元データＲＤのレベル値を正規化
した値、すなわち再スケーリングした値（ＳＣＬ）は、
次式（６）によって求められる。

【００６６】 ＳＣＬ＝（ＲＤＬ−ＶＳ）／８・ＤＰ ＝（ＲＤＬ−（７ｌ−ｍ）／６）／８（（ｍ−ｌ）／６） ＝（６ＲＤＬ−７ｌ＋ｍ）／８（ｍ−ｌ） ・・・ （６） すなわち、この第２の実施例は、Ａ／Ｄコンバータ１２
から出力された復元データに対して上記（６）式に基づ
く処理を行なったのち、３つの基準値と比較してレベル
判定を行なうものである。

【００６７】次に、図４を参照して第２の実施例による
復調回路部の構成について詳述する。同図に示すよう
に、この実施例の復調回路部２００は、コントローラ２
０１、レジスタ２０２〜２０４，２０６〜２０８、シフ
トレジスタ２０５、データセレクタ２０９、符号反転器
２１０、フルアダー２１１、バレルシフタ２１２、判定
回路２１３、及び切り替え回路２１４，２１５より構成
されている。なお、この復調回路部２００では、上記の
演算処理を簡略化するため、途中の演算処理において、
最大値の平均及び最小値の平均を算出せず、それぞれの
トータル値を使用している。

【００６８】以上の構成において、コントローラ２０１
は、この復調回路部２００全体の制御を行うものであ
り、ＣＰＵ１４からの制御信号ＣＳや判定回路２１３か
らの最大値検出信号ＭＤＴＣＴ、最小値検出信号ＬＤＴ
ＣＴに基づいて各回路を制御する。レジスタ２０２，２
０３は、それぞれ過去ｍ回分（第１の実施の形態と同様
に８回分とする）の最大値復元データＭＡＸＲＤ…、過
去８回分の最小値復元データＭＩＮＲＤ…を格納するシ
フトレジスタである。レジスタ２０２，２０３の入力側
には、それぞれ切り替え回路２１４、２１５が接続され
ており、第１実施例と同様に、無線機１の電源がオンさ
れたとき、或いはバッテリー１９が交換されたときに、
ＣＰＵ１４から適当な最大値及び最小値のデータをプリ
セット出来るようになっている。これらの切り替え回路
２１４及び２１５は常時はそれぞれＡ／Ｄコンバータ１
２の出力に接続される。また、これらレジスタ２０２，
２０３はいずれも出力をデータセレクタ２０９に接続さ
せている。レジスタ２０４は、第１〜第３基準値データ
ＳＤ１〜ＳＤ３を格納するシフトレジスタである。第１
〜第３基準値データＳＤ１〜ＳＤ３はＣＰＵ１４により
プリセットされ、Ａ／Ｄコンバータ１２から入力された
復元データのレベルを判定する際にデータセレクタ２０
９に出力される。第１〜第３基準値データＳＤ１〜ＳＤ
３の各値は、典型的には前述した値、すなわち１６進表
記で“Ｃ０”、“８０”、“４０”であるが、各無線受
信機毎に、実測データに基づいて設定してもよい。

【００６９】シフトレジスタ２０５は、Ａ／Ｄコンバー
タ１２からの入力データ（復元データ）を後述する処理
により正規化したデータを格納するものであり、フルア
ダー２１１のキャリー出力端子ＣＹに接続されている。
なお、シフトレジスタ２０５の入力は、反転入力であ
る。

【００７０】レジスタ２０６，２０７，２０８は、演算
用のレジスタであり、いずれもバレルシフタ２１２の出
力に接続されている。これらレジスタ２０６，２０７，
２０８はいずれも出力（１２ビット、１１ビット、１１
ビット）をデータセレクタ２０９に接続させている。な
お、レジスタ２０６の出力は、データセレクタ２０９の
他にフルアダー２１１に接続させている。

【００７１】データセレクタ２０９は、入力をＡ／Ｄコ
ンバータ１２の出力ならびに、レジスタ２０２〜２０
４，２０６〜２０８及びシフトレジスタ２０５の出力に
接続させ、コントローラ２０１の制御に従って出力に接
続された符号反転器２１０への出力データ（１２ビッ
ト）を選択する。符号反転器２１０は、データセレクタ
２１０の出力データの符号を反転もしくはそのままにし
てフルアダー２１１に出力する。

【００７２】フルアダー２１１は、レジスタ２０６の出
力データ（１２ビット）と符号反転器２１０の出力デー
タ（１２ビット）とを入力して加算する回路であり、符
号反転器２１０の符号反転によって減算処理も実行す
る。また、フルアダー２１１は、出力をバレルシフタ２
１２及びシフトレジスタ２０５に接続させ、演算出来た
か否かを示す演算結果データ（キャリー出力）ＣＹ（１
ビット）をバレルシフタ２１２、シフトレジスタ２０５
及び判定回路２１３に出力すると共に、演算結果データ
（１２ビット）をバレルレジスタ２１２に出力する。

【００７３】バレルシフタ２１２は、フルアダー２１１
の出力、すなわち加算或いは減算の結果データを２のべ
き乗（２のｉ乗）で割ったり、２のべき乗（２のｉ乗）
倍する処理を簡単に行なうための回路であり、フルアダ
ー２１１の出力に接続され、加算もしくは減算の演算結
果データをモードに応じてそのまま出力したりシフトダ
ウンして出力する。すなわち、バレルシフタ２１２に
は、コントローラ２０１の制御によってシフトモードと
通常モードとのいずれか一方が指示され、シフトモード
の場合には、ｉビット（ここではｍ＝８（２の３乗）の
ためｉ＝３となる）シフトダウンし、通常モードの場合
には、フルアダー２１１の出力データをそのまま出力す
る。

【００７４】判定回路２１３は、演算結果データＣＹに
基づいて復元データのレベル値を判定する回路であり、
前述の第１の実施の形態と同様にレベル０，１，２，３
に対応した２ビットの復調データ“００”、“０１”、
“１０”、“１１”が得られると共に、最大値、最小値
の検出に応じて最大値検出信号ＭＤＴＣＴ、最小値検出
信号ＬＤＴＣＴをそれぞれコントローラ２０１に供給す
る。

【００７５】次に、動作について説明する。図に示した
復調回路部２００において、既に、レジスタ２０２、２
０３には、それぞれＡ／Ｄコンバータ１２から入力され
た過去８回分の最大値復元データＭＡＸＲＤ…、最小値
復元データＭＩＮＲＤ…が格納され、レジスタ２０４に
は、第１、第２、第３基準値ＳＤ１，ＳＤ２，ＳＤ３が
格納されているものとする。

【００７６】まず、コントローラ２０１は、バレルシフ
タ２１２のモードを通常モードにセットする。そして、
レジスタ２０３に格納された過去８回分の最小値復元デ
ータＭＩＮＲＤ…の加算処理、及びレジスタ２０２に格
納された過去８回分の最大値復元データＭＡＸＲＤ…の
加算処理が実行される。具体的には、最小値の加算の場
合、このレジスタ２０３から読み出された最初の最小値
復元データＭＩＮＲＤがデータセレクタ２０９及び符号
反転器２１０（符号反転せず）を介してフルアダー２１
１に出力される。さらに、フルアダー２１１に送られた
最小値復元データＭＩＮＲＤはバレルシフタ２１２に出
力されレジスタ２０６に格納される。そして、レジスタ
２０６に格納された最小値復元データＭＩＮＲＤがフル
アダー２１１に出力されると、レジスタ２０３より次の
最小値復元データＭＩＮＲＤがデータセレクタ２０９及
び符号反転器２１０（符号反転せず）を介してフルアダ
ー２１１に出力される。このフルアダー２１１では、最
初の最小値（最小値復元データＭＩＮＲＤ）と次の最小
値（最小値復元データＭＩＮＲＤ）とが加算処理され、
その加算結果（加算結果データ）がバレルシフタ２１２
に出力される。このように、最小値復元データＭＩＮＲ
Ｄが順次レジスタ２０３から読み出され加算処理される
ことにより、過去８回分の最小値のトータル値データが
求められる。この最小値のトータル値データはバレルシ
フタ２１２よりレジスタ２０８に出力される。すなわ
ち、レジスタ２０８には、最小値のトータル値データが
格納されることになる。

【００７７】同様に、レジスタ２０２に格納された過去
８回分の最大値復元データＭＡＸＲＤがフルアダー２１
１の加算処理によって求められ、最終的に求められた最
大値のトータル値データはバレルシフタ２１２よりレジ
スタ２０７に出力される。すなわち、レジスタ２０７に
は、最大値のトータル値データが格納されることにな
る。なお、最小値、最大値のトータル値を求める順番に
ついては、どちらが先に実行されてもよいものとする。

【００７８】レジスタ２０７に格納された最大値のトー
タル値データがデータセレクタ２０９により符号反転器
２１０（符号反転せず）に送られ、フルアダー２１１及
びバレルシフタ２１２を介してレジスタ２０６に出力さ
れる。そして、このレジスタ２０６に格納された最大値
のトータル値データが再びフルアダー２１１に送られ、
同時にレジスタ２０８に格納された最小値のトータル値
データがデータセレクタ２０９により符号反転器２１０
に送られ、そこで符号反転されてフルアダー２１１に送
られる。このフルアダー２１１では、最小値のトータル
値データが符号反転されることから、最大値（トータル
値データ）から最小値（トータル値データ）が減算処理
される。その結果得られた差分のトータル値データは、
レジスタ２０７に出力される。すなわち、レジスタ２０
７には、差分のトータル値データが格納されることにな
る。

【００７９】次に、コントローラ２０１は、バレルシフ
タ２１２のモードを通常モードからシフトモードに切換
える。このシフトモードは、ｉ＝３（ｍ＝８）であるこ
とから、３ビットのシフトダウンを実行して出力するモ
ードである。このように、通常モードからシフトモード
への切換えを行った後、今度はレジスタ２０６に既に格
納されている最大値のトータル値データと、レジスタ２
０８に格納された最小値のトータル値データとの加算処
理がフルアダー２１１によって実行される。その結果得
られた加算結果データは、バレルシフタ２１２に出力さ
れ、そこで３ビットシフトダウンされ、レジスタ２０６
に出力される。このレジスタ２０６に格納された、３ビ
ットシフトダウンさせた、加算結果データは、過去８回
分の全最大値及び全最小値のトータル値（加算値）の平
均値データとなる。

【００８０】続いて、コントローラ２０１は、バレルシ
フタ２１２のモードをシフトモードから通常モードに切
り換える。そして、レジスタ２０６に格納された平均値
データが読み出されフルアダー２１１に供給される。こ
れと同時にレジスタ２０８に格納された最小値のトータ
ル値データが読み出されデータセレクタ２０９及び符号
反転器２１０（符号反転あり）を介してフルアダー２１
１に供給される。このフルアダー２１１では、供給され
た平均値（平均値データ）から最小値のトータル値（最
小値のトータル値データ）が減算処理される。その結果
得られた減算処理データは、バレルシフタ２１２よりレ
ジスタ２０６に出力される。すなわち、レジスタ２０６
には、減算結果データが格納されることになる。

【００８１】以上の動作が終了した段階では、レジスタ
２０６，２０７，及び２０８の記憶内容は下記のように
なる。すなわち、 レジスタ２０６： ＤＲ＝（８Ｍ−７・８Ｌ）／８ ・・・（７） レジスタ２０７： ＤＴ＝（８Ｍ−８Ｌ） ・・・（８） レジスタ２０８： ＭＩＮＴ＝８Ｌ ・・・（９） である。上記式（７）、（８）、（９）において、ＤＲ
は減算結果データ、ＤＴは差分のトータル値データ、Ｍ
ＩＮＴは最小値のトータル値データをそれぞれ示してい
る。

【００８２】次に、レジスタ２０６に格納された減算結
果データＤＲにＡ／Ｄコンバータ１２の出力（復元デー
タＲＤ）を６回足し込む処理が実行される。具体的に
は、レジスタ２０６に格納された減算結果データＤＲが
フルアダー２１１に出力され、一方、Ａ／Ｄコンバータ
１２からの復元データＲＤはデータセレクタ２０９によ
り符号反転器２１０に送られ、そのまま符号反転なしに
フルアダー２１１に出力される。このフルアダー２１１
では、減算結果データＤＲと復元データＲＤとの最初の
加算処理が実行され、その結果得られた加算結果データ
はバレルシフタ２１２よりレジスタ２０６に出力され
る。ここでの動作では、復元データＲＤが６回足し込ま
れるのでさらにレジスタ２０６よりフルアダー２１１に
最初の加算結果データが出力され、復元データＲＤとの
加算処理が実行される。その結果得られた加算結果デー
タは再びレジスタ２０６に格納して、以降同様に復元デ
ータＲＤの６回の足し込みを繰り返し実行する。この様
にして６回の足し込みが終了してレジスタ２０６に格納
された最後の加算結果データは次式（１０）で表すこと
ができる。すなわち、 レジスタ２０６： ＡＲ＝６ＲＤ＋（８Ｍ−７・８Ｌ）／８・・・（１０） である。上記（１０）式において、ＡＲは加算結果デー
タを示している。

【００８３】次に、加算結果（レジスタ２０６に格納さ
れた加算結果データＡＲ）を差分のトータル値（レジス
タ２０７に格納された差分のトータル値データＤＴ）に
よって割る除算処理が実行される。これは前述の式
（６）の演算である。具体的には、次の（ａ）及び
（ｂ）の処理が所定回数ｐ（ｐは自然数）繰り返し実行
される。すなわち、（ａ）まず、加算結果データＡＲが
レジスタ２０６より読出され、フルアダー２１１とデー
タセレクタ２０９とに出力される。このデータセレクタ
２０９に出力された加算結果データＡＲは符号反転器２
１０（符号反転せず）を介してフルアダー２１１に出力
される。このフルアダー２１１では、同一データすなわ
ち２つの加算結果データＡＲが加算処理され、バレルシ
フタ２１２によってレジスタ２０６に出力される。この
レジスタ２０６には、２倍になった加算結果データＡＲ
（以下に加算結果データＡＲ２と称する）が格納される
ことになる。続いて、（ｂ）レジスタ２０６に格納され
た加算結果データＡＲ２がフルアダー２１１に出力さ
れ、一方、レジスタ２０７に格納された差分のトータル
値データＤＴが読み出されデータセレクタ２０９及び符
号反転器２１０（符号反転あり）に出力され、符号反転
されてフルアダー２１１に出力される。このフルアダー
２１１では、加算結果データＡＲ２から差分のトータル
値データＤＴが減算処理され、その結果得られた減算結
果データは、ボローの無い状態で正しく演算できた場合
にバレルシフタ２１２によりレジスタ２０６に出力され
る。このように、正しく演算出来た場合にレジスタ２０
６に演算結果データが格納されることになる。ところ
が、ボローが生じて正しく演算できなかった場合には、
レジスタ２０６に演算結果データは出力されず、現在格
納されている加算結果データＡＲ２が記憶保持され、シ
フトレジスタ２０５に対して演算結果データＣＹが
“１”（１ビット）が出力される。このシフトレジスタ
２０５では、入力が反転されることから、演算結果デー
タＣＹ“１”のときに“０”が格納される。なお、上述
した所定回数（ｐ）は、復調すべき信号の多重度に基づ
くものであり、４レベルの復調の場合には、多重度が２
以上の数であれば任意に設定可能であり、実用的にはＡ
／Ｄコンバータ１２の出力ビット数（ここではｍ＝８；
８ビット）に対応した数（ｐ＝８）が好ましい。上記
（ａ）及び（ｂ）の処理の繰り返しにより、シフトレジ
スタ２０５に格納されたデータは、Ａ／Ｄコンバータ１
２からの復元データＲＤを正規化したデータである。

【００８４】次に、シフトレジスタ２０５に格納された
演算結果データ（８ビット）、すなわちＡ／Ｄコンバー
タ１２からの復元データＲＤを正規化したデータが読み
出され、データセレクタ２０９及び符号反転器２１０
（符号反転せず）、フルアダー２１１、及びバレルシフ
タ２１２を介してレジスタ２０６に出力される。そし
て、レジスタ２０６から正規化済みデータ（８ビット）
が読み出されフルアダー２１１に出力され、一方、レジ
スタ２０４から第３基準値データＳＤ３が読み出されデ
ータセレクタ２０９及び符号反転器２１０（符号反転あ
り）を介してフルアダー２１１に出力される。このフル
アダー２１１では、第３基準値データＳＤ３が反転され
たことから、正規化済みデータから第３基準値データＳ
Ｄ３を減じる減算処理が実行される。その演算結果を示
す演算結果データＣＹは判定回路２１３に出力される。
同様に、第２、第１基準値データＲＤ２、ＲＤ１につい
てもレジスタ２０４から読み出して正規化済みデータか
ら減じる減算処理が実行され、何れの結果も判定回路２
１３に出力される。この判定回路２１３では、入力した
演算結果データＣＹすなわち基準値との比較結果から、
正規化済みデータのレベルが０〜３の４レベルのいずれ
であるかが判定される。

【００８５】この判定において、第３基準値との比較結
果をＣＹ０、第２基準値との比較結果をＣＹ１、第１基
準値との比較結果をＣＹ０とした場合、これらＣＹ０，
ＣＹ１，ＣＹ２とレベル値との関係は以下のようにな
る。すなわち、ＣＹ０＝０、ＣＹ１＝０、及びＣＹ２＝
０の場合、レベルは０（最小値）、ＣＹ０＝１、ＣＹ１
＝０、及びＣＹ２＝０の場合、レベルは１、ＣＹ０＝
１、ＣＹ１＝１、及びＣＹ２＝０の場合、レベルは２、
そして、ＣＹ０＝１、ＣＹ１＝１、及びＣＹ２＝１の場
合、レベルは３（最大値）、となる。

【００８６】なお、最大値を検出した場合、すなわち現
復元データＲＤについて第１基準値データＳＤ１の値よ
りも大きいという判定結果が得られた場合、最大値検出
データＭＤＴＣＴ（１ビット）を“１”、最小値検出デ
ータＬＤＴＣＴ（１ビット）を“０”とした２ビットデ
ータがコントローラ２０１に出力される。そして、コン
トローラ２０１の制御によって、この結果をもたらした
現復元データＲＤが最大値復元データＭＡＸＲＤとして
レジスタ２０２にストアーされる。その際、レジスタ２
０２では、その入力された最大値復元データＭＡＸＲＤ
を新規に格納するため、最古の最大値復元データＭＡＸ
ＲＤが消去される。また、最小値を検出した場合、すな
わち現復元データＲＤについて第３基準値データＳＤ３
の値よりも小さいという判定結果が得られた場合、最大
値検出データＭＤＴＣＴ（１ビット）を“０”、最小値
検出データＬＤＴＣＴ（１ビット）を“１”とした２ビ
ットデータがコントローラ２０１に出力される。そし
て、コントローラ２０１の制御によって、この結果をも
たらした現復元データＲＤが最小値復元データＭＩＮＲ
Ｄとしてレジスタ２０３にストアーされる。その際、レ
ジスタ２０３では、その入力された最小値復元データＭ
ＩＮＲＤを新規に格納するため、最古の最小値復元デー
タＭＩＮＲＤが消去される。

【００８７】このように、上述した第２の実施の形態に
よれば、演算回路にフルアダー２１１ひとつで済むよう
にしたので、前述の第１の実施の形態に比して演算回路
の簡略化が図れると共に、レジスタを用いてシフトによ
る除算や比較のためのデータ保持を行うようにしたの
で、直線性の悪い多値信号をレベル値がずれることなく
正しく復調することができる。

【００８８】さて、この第２の実施の形態において、シ
フトレジスタであるレジスタ２０２，２０３，２０４に
代わってＲＡＭで構成してもよく、これによって、レジ
スタ面積分を省くことができる。また、コントローラ２
０１はランダムゲートにて実現されるものであったが、
ＲＯＭで構成してもよく、これによって、４値以外の多
重化された多値信号の復調も可能である。

【００８９】また、上述の第２の実施の形態では、シフ
トレジスタ２０５に格納された演算結果データ（８ビッ
ト）をレジスタ２０４の第１、第２、第３基準値データ
ＳＤ１，ＳＤ２，ＳＤ３と比較するようにしていたが、
シフトレジスタ２０５の上位数ビット（２もしくは３ビ
ット）の値を判定回路２１３に直接供給して判定させる
ようにしてもよい。すなわち、図３に示したように、第
１基準値が“Ｃ０”、第２基準値が“８０”、第３基準
値が“４０”であるとすると、上位２ビットが“１１”
であれば復調されたデータのレベルは３、上位２ビット
が“１０”であれば復調されたデータのレベルは２、上
位２ビットが“０１”であれば復調されたデータのレベ
ルは１、上位２ビットが“００”であれば復調されたデ
ータのレベルは０である。

【００９０】また、この第２の実施の形態では、一例と
して過去８回分の最大値復元データＭＡＸＲＤ、最小値
復元データＭＩＮＲＤを扱うため、これら各々の平均値
を得る場合、バレルシフタ２１１でシフトモードの際に
３ビットシフトダウンを行うようにしていたが、過去４
回分の平均値を得る場合には、ｉ＝２となって、バレル
シフタ２１１でのシフトモードで２ビットのシフトダウ
ンを行うことになる。

【００９１】また、上述した第２の実施の形態におい
て、レジスタ２０４に格納した第１〜第３基準値データ
ＲＤ１〜ＲＤ３をＡ／Ｄコンバータ１２より入力される
復元データに連動させて補正するようにしてもよい。す
なわち、レジスタ２０２もしくは２０３のデータが更新
されると、演算処理によってレジスタ２０４に格納され
る第１〜第３基準値データＲＤ１〜ＲＤ３を変更（補
正）するというものである。以下にこの第２の実施の形
態による変形例について説明する。

【００９２】まず、第１基準値データをＲＤ１’、第２
基準値データをＲＤ２’、第３基準値データをＲＤ３’
として、これら第１〜第３基準値データＲＤ１’〜ＲＤ
３’は次式（１１）、（１２）、（１３）によって表さ
れる。すなわち、 ＲＤ１’＝（５・８Ｍ＋８Ｌ）／（８×６） ＝（５・８Ｍ＋８Ｌ）／（１６×３） ・・・ （１１） ＲＤ２’＝（８Ｍ＋８Ｌ）／（８×２） ＝（８Ｍ＋８Ｌ）／１６ ・・・ （１２） ＲＤ３’＝（８Ｍ＋５・８Ｌ）／（８×６） ＝（８Ｍ＋５・８Ｌ）／（１６×３） ・・・ （１３） となる。

【００９３】ここで、レジスタ２０２に格納された最大
値復元データＭＡＸＲＤが更新された際に、レジスタ２
０３に格納された８回分の最小値復元データＭＩＮＲＤ
…の加算結果データが既にレジスタ２０６に格納されて
いるものとする。前述の第２の実施の形態と同様に、レ
ジスタ２０８及びフルアダー２１１を用いて、更新され
たレジスタ２０２における最大値復元データＭＡＸＲＤ
…の加算処理が実行され、その結果得られた最大値の加
算結果データがレジスタ２０７に格納される。

【００９４】まず、第２基準値データＲＤ２’を求める
ため、レジスタ２０７に格納された最大値の加算結果デ
ータがレジスタ２０６に格納され、コントローラ２０１
はバレルシフタ２１２をここでは４ビットシフトモード
にセットする。この４ビットシフトは、上記式（１２）
に示した分母“１６”による除算に相当する。これによ
り、レジスタ２０６に格納された最大値の加算結果デー
タとレジスタ２０８に格納された最小値の加算結果デー
タとはフルアダー２１１において加算処理され、その結
果得られた加算結果データがバレルシフタ２１２で４ビ
ットシフトされ、これが第２基準値データＲＤ２’とし
てレジスタ２０４に格納される。そして、コントローラ
２０１はバレルシフタ２１２を通常モードに戻す。

【００９５】また、第１基準値データＲＤ１’を求める
ため、レジスタ２０７に格納された最大値の加算結果デ
ータがレジスタ２０６に格納され、レジスタ２０７及び
２０６に格納された最大値の同一加算結果データがフル
アダー２１１において加算処理され、その結果得られた
加算結果データが今度はレジスタ２０６に出力される。
そして、このレジスタ２０６に格納された加算結果デー
タをレジスタ２０７に格納された加算結果データとフル
アダー２１１において加算処理し、その結果得られた加
算結果データをレジスタ２０６に格納する処理を３回実
行し、さらに、コントローラ２０１によるバレルシフタ
２１２の４ビットシフトモードへの切換え後、レジスタ
２０６に格納された演算５・８Ｍの加算結果データと、
レジスタ２０８に格納された最小値の加算結果データと
をフルアダー２１１において加算処理してこれをバレル
シフタ２１１に出力することにより、演算５・８Ｍ＋８
Ｌに相当する処理が終了する。その際、バレルシフタ２
１１に出力された加算結果データは４ビットシフトモー
ドに従って４ビットシフトダウンされレジスタ２０６に
出力されることで、演算（５・８Ｍ＋８Ｌ）／１６に相
当する処理が終了する。そして、コントローラ２０１は
バレルシフタ２１２を通常モードに戻す。

【００９６】さらに、レジスタ２０６に格納された加算
結果データを“３”で割り、演算（５・８Ｍ＋８Ｌ）
（１６×３）に相当する処理（上記式（１１））を完了
させる。具体的には、次の（Ａ）、（Ｂ）の処理を所定
回数繰り返し実行し、且つ（Ｃ）の処理を実行すること
で処理が完了する。すなわち、（Ａ）レジスタ２０６に
格納された加算結果データ（初期値：（５・８Ｍ＋８
Ｌ）／１６））の最上位側ビットから“３”を表す有意
ビットを減算することにより加算結果データから“３”
が減算処理されたことに相当する。その際、減算処理が
正しく出来たか否かはボローの有無によって決定する。
ボローが発生しなければ、正しく減算処理できたものと
して、その演算結果データＣＹ“１”（１ビット）がレ
ジスタ２０５に出力されると共に、減算結果データがバ
レルシフタ２１２よりレジスタ２０６に格納される。ま
た、ボローが発生した場合には、その演算結果データＣ
Ｙ“０”（１ビット）がレジスタ２０５に出力されると
共に、現在レジスタ２０６に格納されているデータが保
持される。続いて、（Ｂ）レジスタ２０６に格納された
データをフルアダー２１１に直接出力すると共に、デー
タセレクタ２０９及び符号反転器２１０（符号反転せ
ず）を介して間接的にフルアダー２１１に出力し、この
フルアダー２１１でこれらを加算処理してレジスタ２０
６に出力することにより、そのレジスタ２０６に格納さ
れた加算結果データはレジスタ２０６に格納されていた
元のデータを２倍したものとなる。この（Ａ）、（Ｂ）
の演算処理の繰り返し回数は、復調すべき信号の多重度
に基づいて設定されるものであり、４レベルの多値信号
を復調する場合、多重度が２以上の数であれば繰り返し
回数は任意となり、実用的には、Ａ／Ｄコンバータ１２
の出力ビット数に応じた回数が好ましい。

【００９７】（Ｃ）最後に、レジスタ２０５に格納され
た演算結果データ（８ビット）をレジスタ２０４に出力
することで、このレジスタ２０４の第１基準値データＲ
Ｄ１’が補正されることになる。

【００９８】そして、第３基準値データＲＤ３’につい
ても、上述した第１基準値データＲ１’の補正と同様
に、レジスタ２０８に格納された最小値の加算結果デー
タをレジスタ２０６及びフルアダー２１１を用いて、演
算５・８Ｌに相当する処理を実行してレジスタ２０６に
加算結果データを格納し、さらに、レジスタ２０７に格
納された最大値の加算結果データ（８Ｍ）をレジスタ２
０６に格納された最小値の加算結果データ（５・８Ｌ）
に加算してその結果得られた加算結果データをレジスタ
２０６に格納することにより、演算８Ｍ＋５・８Ｌに相
当する処理が終了する。続いて、バレルシフタ２１２を
４ビットシフトモードにして、レジスタ２０６に格納さ
れた加算結果データ（８Ｍ＋５・８Ｌ）が４ビットシフ
トダウンされレジスタ２０６に格納されることで、演算
（８Ｍ＋５・８Ｌ）／１６に相当する処理が終了する。
そして、最後にレジスタ２０６に格納されたデータ
（（８Ｍ＋５・８Ｌ）／１６））を“３”で割る処理
（式（１３））が実行されるが、これは上述した第１基
準値データＲＤ１’を求める際に用いた（Ａ），
（Ｂ），（Ｃ）の処理を採用することにより、レジスタ
２０６に式（１３）の演算結果が得ら、レジスタ２０５
に格納された演算結果データ（８ビット）が第３基準値
データＲＤ３’としてレジスタ２０４に転送される。

【００９９】このように、最大値もしくは最小値の変更
に連動して第１、第２、第３基準値データを補正するよ
うにしても前述の第２の実施の形態と同様の作用効果を
得ることが出来る。

【０１００】（第３の実施の形態）前述の第２の実施の
形態では、判定結果が最大値或いは最小値の何れでもな
い場合にレジスタ２０２もしくは２０３、あるいはレジ
スタ２０７もしくは２０８のデータは更新されないが、
判定結果が中間の値（内間値）を基準値データの変更等
に用いるようにしてもよい。また、第２の実施の形態で
は、復調処理時に基準値データ以外のデータを変更して
いるのに対して、この第３の実施の形態では、復調処理
後に基準値データを変更するものである。第３の実施の
形態では、全体構成を図１と同様の構成として、第２の
実施の形態における復調回路部２００（図４参照）を一
部変更する。したがって、図４に示した各回路と同様の
回路については、同様の番号を付し、その回路説明は省
略する。

【０１０１】図５は第３の実施の形態による復調回路部
の構成を示すブロック図であり、同図に示した復調回路
部３００は、前述の図１に示した通信受信機１に適用さ
れ、復調回路部１３と同様に、Ａ／Ｄコンバータ１２と
ＣＰＵ１４とに接続される。

【０１０２】この復調回路部３００は、例えば、レジス
タ２０２，２０３，２０６〜２０８， シフトレジスタ
２０５、データセレクタ２０９、符号反転器２１０、フ
ルアダー２１１、バレルシフタ２１２、切り替え回路２
１４、２１５、コントローラ２１６、レジスタ２１７、
判定回路２１８、及び基準値作成部２１９より構成され
ている。

【０１０３】図４に示した回路と相違する回路におい
て、コントローラ２１６は、図５中の各回路の動作の制
御と共に、判定回路２１８からの全判定結果データＪＲ
Ｄに基づいて変更動作を制御するものである。レジスタ
２１７は、前述のレジスタ２０４と同様に第１、第２、
第３基準値データＲＤ１，ＲＤ２，ＲＤ３を格納するも
のであり、その入力を基準値作成部２１９に接続させて
いる。判定回路２１８は、前述の判定回路２１３と同様
に演算結果データＣＹの値に基づいて現復元データＲＤ
のレベル値を判定するものであり、ここではコントロー
ラ２１６に全判定結果データＪＲＤを供給する。

【０１０４】基準値作成部２１９は、前記シフトレジス
タ２１７に初期値としてプリセットするための３つの基
準値データを記憶するメモリ部、正規化済みデータを４
つのレベルに応じてそれぞれ複数格納するメモリ部、及
び２つのデータの平均を求める演算処理部とを具備して
おり、その入力をシフトレジスタ２０５に接続させ、そ
の出力をレジスタ２１７に接続させている。この基準値
作成部２１９でも３つの基準値が作成され、レベルの高
い方から第１基準値データＳＤ１”、第２基準値データ
ＳＤ２”、第３基準値データＳＤ３”とする。

【０１０５】次に、動作について説明する。図５に示し
た復調回路部３００では、前述の復調回路部２００（図
４参照）と同様に演算結果データＣＹ０，ＣＹ１，ＣＹ
２がそれぞれ判定回路２１８に出力される度、すなわち
判断結果が得られる度に、シフトレジスタ２０５に格納
された正規化済みデータ（８ビット）が基準値作成部２
１９に出力され、その基準値作成部２１９においてレベ
ル分けされたメモリの該当するレベルのエリアに格納さ
れる。そして、復調処理が終了した後（ページャー等の
通信受信機においては非受信期間が該当する）、基準値
作成部２１９において、演算処理部では、各レベル毎に
メモリに格納されている正規化済みデータの平均値が算
出される。この平均値には、レベル３に相当する最大値
平均値データと、レベル２に相当する第１中間平均値デ
ータと、レベル１に相当する第２中間平均値データと、
レベル０に相当す最小値平均値データがある。

【０１０６】上記演算処理部では、さらに、最大値平均
値データと第１中間平均値データととの平均値である第
３中間平均値データ、第１中間平均値データと第２中間
平均値データとの平均値である第４中間平均値データ、
及び第２中間平均値データと最小値平均値データとの平
均値である第５中間平均値データが算出される。この様
にして得られた第３中間平均値データ、第４中間平均値
データ、第５中間平均値データは、それぞれ第１基準値
データＳＤ１”、第２基準値データＳＤ２”、第３基準
値データＳＤ３”としてレジスタ２１７に出力される。
このレジスタ２１７では、基準値作成部２１９より第１
基準値データＳＤ１”、第２基準値データＳＤ２”、及
び第３基準値データＳＤ３” を入力することで、基準
値が補正される。

【０１０７】このように、第３の実施の形態によれば、
最大値と最小値間の中間値でも基準値を補正できるよう
にしたので、受信された多値信号の変動に対する追従性
がよくなり、その追従性は例えば４レベルであれば２倍
に、ｎ（ｎ≧２）レベルであれば（ｎ−１）倍に高める
ことができる。なお、基準値作成部２１８のメモリは、
上述したようにメモリ上でレベルに応じて区分してもよ
く、もしくは、レベル毎にメモリを設けるようにしても
よい。

【０１０８】さて、上述した第３の実施の形態では、基
準値作成部２１９のメモリに４レベル分の正規化済みデ
ータを記憶するようにしていたが、第１、第４レベルを
除く第２、第３レベルの正規化済みデータ、すなわち第
１中間値データ及び第２中間値データのみをそれぞれ複
数記憶するようにしてもよい。この場合には、演算処理
部において、先ず第１中間値データ及び第２中間値デー
タのそれぞれの平均値データが求められ、さらに両者の
平均値データ、すなわち第１中間平均値データと第２中
間平均値データとの平均が求められ、その結果得られた
平均値データが第２基準値データとなる。また、第１中
間平均値データと第２中間平均値データとの差分から平
均が求められ、その結果得られた平均値データ（以下に
Ｕで示す）にさらに前記第１中間平均値データが加算処
理され、その結果得られたデータが第１基準値データと
なる。さらに、上記第２中間平均値データから上記平均
値データＵを減じて得られたデータを第３基準値データ
とする。この様にして求めた第１、第２、第３基準値デ
ータは、レジスタ２１７に格納され、基準値の補正が完
了する。

【０１０９】（第４の実施の形態）前述の第３の実施の
形態では、過去８回分の最大値復元データＭＡＸＲＤ
…、最小値復元データＭＩＮＲＤ…をそれぞれ格納する
レジスタ２０２，２０３を用いた回路構成であったが、
以下に説明する第４の実施の形態は、これらレジスタ２
０２，２０３を省いた方式を採用する。この第４の実施
の形態でも、復調処理後にデータを変更するものであ
り、第４の実施の形態でも、全体構成を図１と同様の構
成として、第３の実施の形態における復調回路部３００
（図５参照）を一部変更する。したがって、図５に示し
た各回路と同様の回路については、同様の番号を付し、
その回路説明は省略する。

【０１１０】図６は第４の実施の形態による復調回路部
の構成を示すブロック図であり、同図に示した復調回路
部４００は、前述の図１に示した通信受信機１に適用さ
れ、復調回路部１３と同様に、Ａ／Ｄコンバータ１２と
ＣＰＵ１４とに接続される。

【０１１１】この復調回路部４００は、例えば、レジス
タ２０６〜２０８， 、シフトレジスタ２０５、符号反
転器２１０、フルアダー２１１、バレルシフタ２１２、
コントローラ２１６、レジスタ２１７、判定回路２１
８、基準値作成部２１９、データセレクタ２２０及び切
り替え回路２２１，２２２より構成されている。

【０１１２】図５に示した回路と相違する回路におい
て、データセレクタ２２０は、レジスタ２０２及び２０
３がないことから、入力にはＡ／Ｄコンバータ１２の出
力、及びレジスタ２０６〜２０８， ２１７、シフトレ
ジスタ２０５の各出力が接続される。切り替え回路２２
１は、レジスタ２０８に過去８回分の最少値復元データ
ＭＩＮＲＤのトータル値に相当するデータをプリセット
データとして格納するために設けられている。切り替え
回路２２２は、レジスタ２０７に過去８回分の最大値復
元データＭＡＸＲＤのトータル値に相当するデータをプ
リセットデータとして格納するために設けられている。
切り替え回路２２１及び２２２は、レジスタ２０７及び
２０８にデータをプリセットした後は、レジスタ２０７
及び２０８へのデータ入力をバレルシフタ２１２側に切
り替える。

【０１１３】次に、動作について説明する。図６に示し
た復調回路部４００では、既に、レジスタ２０８に過去
８回分の最小値復元データＭＩＮＲＤ…の加算結果デー
タ、レジスタ２０７に過去８回分の最大値復元データＭ
ＡＸＲＤ…の加算結果データがそれぞれ格納されている
ものとする。この状態は、前述の第２の実施例におい
て、レジスタ２０３にストアされている過去８回分の最
小値復元データＭＩＮＲＤの加算処理、及びレジスタ２
０２にストアされている過去８回分の最大値復元データ
ＭＡＸＲＤの加算処理が終了したときの状態と同じであ
る。

【０１１４】そして、前述の第２の実施の形態と同様
に、判定回路２１８にて４レベルの判定を行うまでの処
理が実行され、演算結果データＣＹ０，ＣＹ１，ＣＹ２
に基づき２ビットで表される復調データが求められる。

【０１１５】この後、レジスタ２０７には、差分のトー
タル値データＤＴが格納されており、レジスタ２０８に
は、最小値のトータル値データＭＩＮＴが格納されてい
る。この状態で、レジスタ２０７から差分のトータル値
データＤＴが読み出され、データセレクタ２２０、符号
反転器２１０、フルアダー２１１、バレルシフタ２１２
を介してレジスタ２０６に出力される。このため、レジ
スタ２０６には、差分のトータル値データＤＴが格納さ
れることになる。さらに、レジスタ２０８から最小値の
トータル値データＭＩＮＴが読み出され、データセレク
タ２２０及び符号反転器２１０（符号反転せず）を介し
てフルアダー２１１に出力される。このフルアダー２１
１には、レジスタ２０６からも差分のトータル値データ
が出力されるので、演算ＤＴ＋ＭＩＮＴによる加算処理
が実行される。その結果得られた加算結果データは、バ
レルシフタ２１２よりレジスタ２０７に出力される。こ
のため、レジスタ２０７には、加算結果データ（ＤＴ＋
ＭＩＮＴ）が格納されることになる。

【０１１６】このとき、レジスタ２０７，２０８に格納
されたデータは、それぞれ８Ｍ、８Ｌとなる。ここで、
判定回路２１８は、コントローラ２１６に全判定結果デ
ータＪＲＤを供給することから、コントローラ２１６で
は、レベルに応じた処理を制御する。ここで、全判定結
果データＪＲＤは、レベル０（最小），１，２，３（最
大）に対応して２ビットのデータ“００”，“０１
”，“１０ ”，“１１”となる。例えば、判定回路２
１８の判定結果が最大値を示すものであった場合には、
コントローラ２１６は全判定結果データＪＲＤに基づい
て次の処理を制御する。すなわち、まずバレルシフタ２
１２をシフトモードに切換え、レジスタ２０７に格納さ
れた最大値のトータル値データ８Ｍを読み出し、途中の
符号反転器２１０において符号を反転させバレルシフタ
２１２にて３ビットシフトダウンさせる処理が実行され
る。このバレルシフタ２１２では、最大値のトータル値
を８で割ったかたちとなり、この除算結果データはレジ
スタ２０６に出力される。再度レジスタ２０７より最大
値のトータル値データ８Ｍを読み出しレジスタ２０６に
格納された除算結果データとの加算処理が実行され、そ
の結果得られた加算結果データはレジスタ２０６に格納
される。

【０１１７】次に、レジスタ２０６より加算結果データ
が読み出され、これがフルアダー２１１においてＡ／Ｄ
コンバータ１２より入力された現復元データＲＤと加算
処理される。その結果得られた加算結果データは、バレ
ルシフタ２１２を介してレジスタ２０７に出力される。
このとき、レジスタ２０７に格納された加算結果データ
は、ＲＤ（現復元データ）＋７Ｍとなる。

【０１１８】また、判定回路２１８の判定結果が最小値
を示すものであった場合には、コントローラ２１６は全
判定結果データＪＲＤに基づいて次の処理を制御する。
すなわち、まずバレルシフタ２１２をシフトモードに切
換え、レジスタ２０８に格納された最小値のトータル値
データ８Ｌを読み出し、途中の符号反転器２１０におい
て符号を反転させバレルシフタ２１２にて３ビットシフ
トダウンさせる処理が実行される。このバレルシフタ２
１２では、最小値のトータル値を８で割ったかたちとな
り、この除算結果データはレジスタ２０６に出力され
る。再度レジスタ２０７より最小値のトータル値データ
８Ｌを読み出しレジスタ２０６に格納された除算結果デ
ータとの加算処理が実行され、その結果得られた加算結
果データはレジスタ２０６に格納される。

【０１１９】次に、レジスタ２０６より加算結果データ
が読み出され、これがフルアダー２１１においてＡ／Ｄ
コンバータ１２より入力された現復元データＲＤと加算
処理される。その結果得られた加算結果データは、バレ
ルシフタ２１２を介してレジスタ２０７に出力される。
このとき、レジスタ２０８に格納された加算結果データ
は、ＲＤ（現復元データ）＋７Ｌとなる。

【０１２０】また、判定回路２１８の判定結果が最大値
でも最小値でもなかった場合には、処理は何も実行され
ず、各レジスタでは現状のデータが保持される。

【０１２１】このように、判定結果が最大値の場合、最
小値の場合、最大値でも最小値でもない場合に応じて、
レジスタ２０７，２０８の内容が変更される。なお、レ
ジスタ２１７に格納される第１、第２、第３基準値デー
タの補正については、前述の第３の実施の形態と同様の
ため、説明を省略する。

【０１２２】このように、第４の実施の形態によれば、
第３の実施の形態と同様の効果を得ることが出来る。

【０１２３】なお、第３及び第４の実施の形態では、レ
ベル判定のための基準値を受信データに連動させるため
に基準値設けているが、復調データを処理するＣＰＵ１
４にその処理機能を付加し、シフトレジスタ２０５から
のデータに基づいてＣＰＵ１４が基準値を算出しレジス
タ２１７に格納する構成にして、独立した構成となって
いる基準値作成部２１９をなくすようにしてもよい。

【０１２４】

【発明の効果】以上説明したように請求項１記載の発明
によれば、多値振幅変調されたアナログ入力信号の復調
処理をアナログ入力信号をデジタルデータに変換した後
に行なう構成にし、且つ入力信号のレベルを判定するた
めの基準値データを復調されたデジタルデータに基づい
て補正する構成にしたので、回路を構成する素子の特性
のばらつきの影響を受けずに正確に復調することがで
き、且つ振幅に均一もしくはアンバランスの歪があって
もレベルがずれることなく正確に復調することができる
という効果を奏する。

【０１２５】請求項２記載の発明によれば、前記複数の
基準値データが、前記アナログ−デジタル変換手段によ
り得られたデジタルデータの内、少なくとも前記複数の
基準値データとの比較により最大レベルと判定されたデ
ジタルデータと最小レベルと判定されたデジタルデータ
とに基づいて補正されるので、回路を構成する素子の特
性のばらつきの影響を受けずに正確に復調することがで
き、且つ振幅に均一もしくはアンバランスの歪があって
もレベルがずれることなく正確に復調することができる
という効果を奏する。

【０１２６】請求項３記載の発明によれば、前記複数の
基準値データが、前記アナログ−デジタル変換手段によ
り得られたデジタルデータの内、少なくとも前記複数の
基準値データとの比較により最大レベルと判定された過
去複数回分のデジタルデータの平均値と最小レベルと判
定された過去複数回分のデジタルデータの平均値とに基
づいて補正されるので、回路を構成する素子の特性のば
らつきの影響を受けずに正確に復調することができ、且
つ振幅に均一もしくはアンバランスの歪があってもレベ
ルがずれることなく正確に復調することができるという
効果を奏する。

【０１２７】請求項４記載の発明によれば、多値振幅変
調されたアナログ入力信号の復調処理をアナログ入力信
号をデジタルデータに変換した後に行なう構成にし、且
つ入力信号のレベルを判定するための基準値データを復
調されたデジタルデータに基づいて補正する構成である
ので、回路を構成する素子の特性のばらつきの影響を受
けずに正確に復調することができ、且つ振幅に均一もし
くはアンバランスの歪があってもレベルがずれることな
く正確に復調することができるという効果を奏する。

【０１２８】請求項５記載の発明によれば、前記複数の
基準値データが、前記アナログ−デジタル変換手段によ
り得られたデジタルデータの内、少なくとも前記複数の
基準値データとの比較により最大レベルと判定されたデ
ジタルデータと最小レベルと判定されたデジタルデータ
とに基づいて補正されるので、回路を構成する素子の特
性のばらつきの影響を受けずに正確に復調することがで
き、且つ振幅に均一もしくはアンバランスの歪があって
もレベルがずれることなく正確に復調することができる
という効果を奏する。

【０１２９】請求項６記載の発明によれば、前記複数の
基準値データが、前記アナログ−デジタル変換手段によ
り得られたデジタルデータの内、少なくとも前記複数の
基準値データとの比較により最大レベルと判定された過
去複数回分のデジタルデータの平均値と最小レベルと判
定された過去複数回分のデジタルデータの平均値とに基
づいて補正されるので、回路を構成する素子の特性のば
らつきの影響を受けずに正確に復調することができ、且
つ振幅に均一もしくはアンバランスの歪があってもレベ
ルがずれることなく正確に復調することができるという
効果を奏する。

【０１３０】請求項７記載の発明によれば、多値振幅変
調されたアナログ入力信号の振幅値をデジタルデータに
変換した後、更に、データを正規化して複数の基準値デ
ータと比較する構成であるので、回路を構成する素子の
特性のばらつきの影響を受けずに正確に復調することが
でき、且つ振幅に均一もしくはアンバランスの歪があっ
てもレベルがずれることなく正確に復調することができ
るという効果を奏する。

【０１３１】請求項８記載の発明によれば、多値振幅変
調されたアナログ入力信号の振幅値をデジタル変換した
データが過去の最大値データ及び最小値データに基づい
て正規化される構成であるので、回路を構成する素子の
特性のばらつきの影響を受けずに正確に復調することが
でき、且つ振幅に均一もしくはアンバランスの歪があっ
てもレベルがずれることなく正確に復調することができ
るという効果を奏する。

【０１３２】請求項９記載の発明によれば、多値振幅変
調されたアナログ入力信号の振幅値をデジタル変換した
データが過去複数回分の最大値データの平均値及び過去
複数回分の最小値データの平均値に基づいて正規化され
る構成であるので、回路を構成する素子の特性のばらつ
きの影響を受けずに正確に復調することができ、且つ振
幅に均一もしくはアンバランスの歪があってもレベルが
ずれることなく正確に復調することができるという効果
を奏する。

【０１３３】請求項１０記載の発明にれば、多値振幅変
調されたアナログ入力信号の振幅値をデジタル変換した
データが過去複数回分の最大値データの平均値及び過去
複数回分の最小値データの平均値に基づいて正規化され
る構成であるので、回路を構成する素子の特性のばらつ
きの影響を受けずに正確に復調することができ、且つ振
幅に均一もしくはアンバランスの歪があってもレベルが
ずれることなく正確に復調することができるという効果
を奏する。

【０１３４】請求項１１記載の発明によれば、多値振幅
変調されたアナログ入力信号の振幅値をデジタルデータ
に変換した後、更に、データを正規化して複数の基準値
データと比較する構成であるので、回路を構成する素子
の特性のばらつきの影響を受けずに正確に復調すること
ができ、且つ振幅に均一もしくはアンバランスの歪があ
ってもレベルがずれることなく正確に復調することがで
きるという効果を奏する。

【図面の簡単な説明】

【図１】本発明に係る多値信号復調装置を適用した無線
受信機の一例を示すブロック図である。

【図２】本発明に係る多値信号復調装置の第１の実施の
形態である復調回路部の構成を示すブロック図である。

【図３】第２の実施の形態による復元データと第１、第
２、第３基準値との関係を説明する図である。

【図４】本発明に係る多値信号復調装置の第２の実施の
形態である復調回路部の構成を示すブロック図である。

【図５】本発明に係る多値信号復調装置の第３の実施の
形態である復調回路部の構成を示すブロック図である。

【図６】本発明に係る多値信号復調装置の第４の実施の
形態である復調回路部の構成を示すブロック図である。

【図７】受信された信号の標準波形と局発オフセットも
しくは振幅歪のある波形との関係を示す図である。

【図８】受信された信号の振幅歪のある波形と基準値と
の関係を示す図である。

【符号の説明】

１ 無線受信機 １０ アンテナ １１ 受信部 １２ Ａ／Ｄコンバータ １３ 復調回路部 １４ ＣＰＵ １５ 表示部 １６ 報知部 １７ キー入力部 １８ メッセージメモリ １９ バッテリー ２０ バッテリーセーバ部 １０２，１０３ シフトレジスタ １０４，１０５，１０６ 平均化回路 １０７ 差分回路 １０８ 除算回路 １０９ 減算回路 １１０ 加算回路 １１１，１１２，１１３ 比較回路 １１４ 判定回路 １１５、１１６ 切り替え回路 ２０１，２１６ コントローラ ２０２〜２０４，２０６〜２０８，２１７ レジスタ ２０５ シフトレジスタ ２０９，２２０ データセレクタ ２１０ 符号反転器 ２１１ フルアダー ２１２ バレルシフタ ２１３，２１８ 判定回路 ２１４、２１５，２２１，２２２ 切り替え
回路 ２１９ 基準値作成部

Claims (11)

【特許請求の範囲】
1. 【請求項１】多値振幅変調されたアナログ入力信号の振
   幅値をデジタルデータに変換するアナログ−デジタル変
   換手段と、 前記アナログ−デジタル変換手段により得られたデジタ
   ルデータを複数の基準値データと比較し、その比較結果
   に基づいて復調信号を出力する復調手段と、前記復調手
   段により復調されたデジタルデータに基づいて前記複数
   の基準値データを補正する基準値データ補正手段とを備
   えたことを特徴とする多値信号復調装置。
2. 【請求項２】前記基準値データ補正手段は、前記アナロ
   グ−デジタル変換手段により得られたデジタルデータの
   内、少なくとも前記複数の基準値データとの比較により
   最大レベルと判定されたデジタルデータと最小レベルと
   判定されたデジタルデータとに基づいて、前記複数の基
   準値データを補正する手段であることを特徴とする請求
   項１記載の多値信号復調装置。
3. 【請求項３】前記基準値データ補正手段は、前記アナロ
   グ−デジタル変換手段により得られたデジタルデータの
   内、少なくとも前記複数の基準値データとの比較により
   最大レベルと判定された過去複数回分のデジタルデータ
   の平均値を算出する手段と、最小レベルと判定された過
   去複数回分のデジタルデータの平均値を算出する手段と
   を有し、これらの算出手段で得られる平均値に基づい
   て、前記複数の基準値データを補正する手段であること
   を特徴とする請求項１記載の多値信号復調装置。
4. 【請求項４】多値振幅変調されたアナログ入力信号の振
   幅値をデジタルデータに変換する第１の過程と、 前記第１の過程により得られたデジタルデータを複数の
   基準値データと比較する第２の過程と、 前記第２の過程により得られる比較結果に基づいて復調
   信号を出力する第３の過程と、 前記第２の過程により得られた比較結果が所定のもので
   ある場合に、前記第１の過程により得られたデジタルデ
   ータに基づいて前記複数の基準値データを補正する第４
   の過程とを備えたことを特徴とする多値信号復調方法。
5. 【請求項５】前記第４の過程は、少なくとも前記第２の
   過程により得られた比較結果が最大レベルである場合及
   び最小レベルである場合に、前記第１の過程により得ら
   れたデジタルデータに基づいて前記複数の基準値データ
   を補正する過程であることを特徴とする請求項４記載の
   多値信号復調方法。
6. 【請求項６】前記第４の過程は、前記第２の過程により
   得られた比較結果が最大レベルである場合及び最小レベ
   ルである場合に、前記第１の過程により得られたデジタ
   ルデータを複数のデータの格納が可能なメモリに格納す
   る過程と、前記メモリに格納されている複数のデジタル
   データの平均値を算出する過程と、算出された平均値に
   基づいて前記複数の基準値データを補正する過程とを備
   えたことを特徴とする請求項４記載の多値信号復調方
   法。
7. 【請求項７】多値振幅変調されたアナログ入力信号の振
   幅値をデジタルデータに変換するアナログ−デジタル変
   換手段と、 前記アナログ−デジタル変換手段により得られたデジタ
   ルデータを正規化する正規化手段と、 前記正規化手段により正規化されたデジタルデータを複
   数の基準値データと比較し、その比較結果に基づいて復
   調信号を出力する復調手段とを備えたことを特徴とする
   多値信号復調装置。
8. 【請求項８】前記正規化手段は、前記アナログ−デジタ
   ル変換手段により得られたデジタルデータの内、少なく
   とも前記複数の基準値データとの比較により最大レベル
   と判定されたデジタルデータ及び最小レベルと判定され
   たデジタルデータに基づいて、前記アナログ−デジタル
   変換手段により現在得られているデジタルデータを正規
   化する手段であるとを特徴とする請求項７記載の多値信
   号復調装置。
9. 【請求項９】前記正規化手段は、前記アナログ−デジタ
   ル変換手段により得られたデジタルデータの内、少なく
   とも前記複数の基準値データとの比較により最大レベル
   と判定された過去複数回分のデジタルデータの平均値を
   算出する手段と、最小レベルと判定された過去複数回分
   のデジタルデータの平均値を算出する手段とを有し、こ
   れらの算出手段で得られる平均値に基づいて、前記アナ
   ログ−デジタル変換手段により現在得られているデジタ
   ルデータを正規化する手段であることを特徴とする請求
   項７記載の多値信号復調装置。
10. 【請求項１０】前記正規化手段は、前記アナログ−デジ
    タル変換手段により得られたデジタルデータの内、少な
    くとも前記複数の基準値データとの比較により最大レベ
    ルと判定された過去複数回分のデジタルデータの平均値
    を第１の所定値、最小レベルと判定された過去複数回分
    のデジタルデータの平均値を第２の所定値としるスケー
    ルで、前記アナログ−デジタル変換手段により現在得ら
    れているデジタルデータを再スケーリングする手段であ
    ることを特徴とする請求項７記載の多値信号復調装置。
11. 【請求項１１】多値振幅変調されたアナログ入力信号の
    振幅値をデジタルデータに変換する第１の過程と、 前記第１の過程により得られたデジタルデータを正規化
    する第２の過程と、 前記第２の過程で正規化されたデジタルデータを複数の
    基準値データと比較し、その比較結果に基づいて復調信
    号を出力する第３の過程とを備えたことを特徴とする多
    値信号復調方法。