JPH0426144A - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージInfo
- Publication number
- JPH0426144A JPH0426144A JP2131822A JP13182290A JPH0426144A JP H0426144 A JPH0426144 A JP H0426144A JP 2131822 A JP2131822 A JP 2131822A JP 13182290 A JP13182290 A JP 13182290A JP H0426144 A JPH0426144 A JP H0426144A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- lead
- metallization pattern
- warpage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 19
- 238000001465 metallisation Methods 0.000 abstract description 24
- 238000005219 brazing Methods 0.000 abstract description 9
- 239000000463 material Substances 0.000 abstract description 8
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 abstract description 6
- 229910045601 alloy Inorganic materials 0.000 abstract description 5
- 239000000956 alloy Substances 0.000 abstract description 5
- 238000007789 sealing Methods 0.000 abstract description 4
- 229910017944 Ag—Cu Inorganic materials 0.000 abstract description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 3
- 239000000919 ceramic Substances 0.000 abstract description 3
- 229910017401 Au—Ge Inorganic materials 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 229910017083 AlN Inorganic materials 0.000 abstract 1
- 238000007747 plating Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 238000005476 soldering Methods 0.000 description 3
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910017728 AgN Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/10886—Other details
- H05K2201/10924—Leads formed from a punched metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置用パッケージに関し、特に絶縁基板
と金属フレームとをロウ接してなる半導体装置用パッケ
ージの構造に関する。
と金属フレームとをロウ接してなる半導体装置用パッケ
ージの構造に関する。
従来この種の半導体装置用パッケージの一例としては、
第３図の様な構造を有していた。ここで、第３図（ａ）
は上面図であり、第３図（ｂ）は、第３図（ａ）のｘ−
ｘ’縦断面図を示す。第３図（ｃ）は第３図（ａ）の下
面図を示す。こうした従来の半導体装置においては、半
導体素子を固着し、接地させるためのマウンドメタライ
ズパターン３０１−１、キャップ封止のためのシールメ
タライズノくターン３０１−２、半導体素子の電極を外
部に導出するための外部導出メタライズパターン３０１
−４等が設けられたアルミナ、ベリリア、ＡｇＮ等のセ
ラミックからなる絶縁基板３０１を有している。
第３図の様な構造を有していた。ここで、第３図（ａ）
は上面図であり、第３図（ｂ）は、第３図（ａ）のｘ−
ｘ’縦断面図を示す。第３図（ｃ）は第３図（ａ）の下
面図を示す。こうした従来の半導体装置においては、半
導体素子を固着し、接地させるためのマウンドメタライ
ズパターン３０１−１、キャップ封止のためのシールメ
タライズノくターン３０１−２、半導体素子の電極を外
部に導出するための外部導出メタライズパターン３０１
−４等が設けられたアルミナ、ベリリア、ＡｇＮ等のセ
ラミックからなる絶縁基板３０１を有している。
また絶縁基板３０１には搭載する半導体素子の電極を外
部に導出する導出リード３０５及び半導体素子を接地さ
せるための金属フレーム３０２がＡｇ−Ｃｕ合金、Ａｕ
−Ｇｅ合金等のロウ材３０６を介してロウ接されている
。
部に導出する導出リード３０５及び半導体素子を接地さ
せるための金属フレーム３０２がＡｇ−Ｃｕ合金、Ａｕ
−Ｇｅ合金等のロウ材３０６を介してロウ接されている
。
なお、金属フレーム３０２は半導体装置の接地を確実に
行なうため接地用リード３０２−１と接続しており、金
属フレーム３０２．導出リード３０５は、それぞれフレ
ームロウ接メタライズパターン３０１−８． リード
ロウ接メタライズパターン３０１−７にロウ接固定され
ている。さらに、リードロウ接メタライズパターン３０
１−７は外部導出用スルーホール３０１−６を介し外部
導出メタライズパターン３０１−４と電気的に接続され
ている。同様にフレームロウ接メタライズパターン３０
１−８は、搭載する半導体素子の接地インダクタンスを
小さくさせるための接地用スルーホール３０１−３を介
してマウンドメタライズパターン３０１−１と電気的に
接続されている。
行なうため接地用リード３０２−１と接続しており、金
属フレーム３０２．導出リード３０５は、それぞれフレ
ームロウ接メタライズパターン３０１−８． リード
ロウ接メタライズパターン３０１−７にロウ接固定され
ている。さらに、リードロウ接メタライズパターン３０
１−７は外部導出用スルーホール３０１−６を介し外部
導出メタライズパターン３０１−４と電気的に接続され
ている。同様にフレームロウ接メタライズパターン３０
１−８は、搭載する半導体素子の接地インダクタンスを
小さくさせるための接地用スルーホール３０１−３を介
してマウンドメタライズパターン３０１−１と電気的に
接続されている。
また、導出リード３０５なロウ接強度を強くする目的で
、一般に側面メタライズパターン３０１−５が形成され
る。
、一般に側面メタライズパターン３０１−５が形成され
る。
上述した絶縁基板３０１上のメタライズパターンは、通
常ＷあるいはＭｏ−Ｍｎのメタライズが施され、ロウ材
３０６の濡れ性を良くするためＮｉメツキ等が施こされ
た後ロウ接接続される。
常ＷあるいはＭｏ−Ｍｎのメタライズが施され、ロウ材
３０６の濡れ性を良くするためＮｉメツキ等が施こされ
た後ロウ接接続される。
また、こうした半導体装置用パッケージは、ロウ接組立
後、半導体装置の組立作業（マウント・ボンディング・
気密封止等）性を良くさせる目的で、防食メツキ（例え
ばＮｉメツキ施行後、Ａｕメツキを施こす。）が施行さ
れて使用される。
後、半導体装置の組立作業（マウント・ボンディング・
気密封止等）性を良くさせる目的で、防食メツキ（例え
ばＮｉメツキ施行後、Ａｕメツキを施こす。）が施行さ
れて使用される。
こうした従来の半導体装置用パッケージでは、絶縁基板
に金属フレームがＡｇ、Ｃｕ合金等のロウ材によりロウ
接されており、絶縁基板と金属フレームのロウ付組立に
おいて熱膨張係数の違いにより、半導体装置用パッケー
ジに反りが発生するとか、このロウ付組立により生じる
応力のため、絶縁基板にクラックが生じやすいといった
問題点を有していた。
に金属フレームがＡｇ、Ｃｕ合金等のロウ材によりロウ
接されており、絶縁基板と金属フレームのロウ付組立に
おいて熱膨張係数の違いにより、半導体装置用パッケー
ジに反りが発生するとか、このロウ付組立により生じる
応力のため、絶縁基板にクラックが生じやすいといった
問題点を有していた。
こうしたパッケージの反りはキャップ封止性を阻害し、
半導体装置の組立歩留りを悪くさせるとか、ロウ付組立
により生じる応力のため、半導体装置が使用される環境
下において、絶縁基板のクラックが生じゃくず、半導体
装置の信頼性を低下させるといった欠点となっていた。
半導体装置の組立歩留りを悪くさせるとか、ロウ付組立
により生じる応力のため、半導体装置が使用される環境
下において、絶縁基板のクラックが生じゃくず、半導体
装置の信頼性を低下させるといった欠点となっていた。
本発明の半導体装置用パッケージは、金属フレームに金
属フレームを貫通する反り低減用の貫通孔を備えている
。
属フレームを貫通する反り低減用の貫通孔を備えている
。
次に本発明について図面を参照して説明する。
第１図は本発明の〜実施例を示す半導体装置用パッケー
ジであり、第１図（ｂ）は下面図を示し、第１図（ａ）
は第１図（ｂ）のｘ−ｘ’縦断面図を示す。
ジであり、第１図（ｂ）は下面図を示し、第１図（ａ）
は第１図（ｂ）のｘ−ｘ’縦断面図を示す。
第１図において、半導体素子を固着し、接地させるため
のマウントメタライズパターン１０１−１、キャップ封
止のためのシールメタライスパターン１０１−２．半導
体素子の電極を外部に導出するための外部導出メタライ
ズパターン１０１−４等が設けられたアルミナ、ベリリ
ア、 Ａ、ｆｆＮ等のセラミックからなる絶縁基板１０
１を有している。また、絶縁基板１０１には、搭載する
半導体素子の電極を外部に導出する導出リード１０５及
び半導体素子を接地させるための金属フレーム１０２が
、Ａｇ−Ｃｕ合金、Ａｕ−Ｇｅ合金等のロウ材１０６を
介して、ロウ接されている。
のマウントメタライズパターン１０１−１、キャップ封
止のためのシールメタライスパターン１０１−２．半導
体素子の電極を外部に導出するための外部導出メタライ
ズパターン１０１−４等が設けられたアルミナ、ベリリ
ア、 Ａ、ｆｆＮ等のセラミックからなる絶縁基板１０
１を有している。また、絶縁基板１０１には、搭載する
半導体素子の電極を外部に導出する導出リード１０５及
び半導体素子を接地させるための金属フレーム１０２が
、Ａｇ−Ｃｕ合金、Ａｕ−Ｇｅ合金等のロウ材１０６を
介して、ロウ接されている。
なお、金属フレーム１０２は半導体装置の接地を確実に
行なうため接地用リード１０２−１と接続しており、金
属フレーム１０２．導出リード１０５は、それぞれフレ
ームロウ接メタライズパターン１０１−８．２リードロ
ウ接メタライズパターン１０１−７に、ロウ接固定され
ている。さらに、リードロウ接メタライズパターン２０
１７は、外部導田川スルーホール１０１−６を介し、外
部導出メタライスパターン１．０ ］、 −４と電気的
に接続されている。同様に、フレームロウ接メタライズ
パターン１０１−８は搭載する半導体素子の接地インダ
クタンスを小さくさせるための接地用スルーポールｌ
Ｏ１−３を介してマウントメタライズパターン１０１−
１． 、！：電気的に接続されている。
行なうため接地用リード１０２−１と接続しており、金
属フレーム１０２．導出リード１０５は、それぞれフレ
ームロウ接メタライズパターン１０１−８．２リードロ
ウ接メタライズパターン１０１−７に、ロウ接固定され
ている。さらに、リードロウ接メタライズパターン２０
１７は、外部導田川スルーホール１０１−６を介し、外
部導出メタライスパターン１．０ ］、 −４と電気的
に接続されている。同様に、フレームロウ接メタライズ
パターン１０１−８は搭載する半導体素子の接地インダ
クタンスを小さくさせるための接地用スルーポールｌ
Ｏ１−３を介してマウントメタライズパターン１０１−
１． 、！：電気的に接続されている。
ここで、金属フレーム１０２には金属フレーム１０２を
貫通する反り低減用の貫通孔１０７を縦長に入れている
。また、導出リード１０５のロウ接強度を強くする目的
で一般に側面メタライズバターフ１０１．−５を形成さ
れる。なお、絶縁基板１０１上のメタライズパターンは
通常ＷあるいはＭｏ−Ｍｎのメタライズが施され、ロウ
材１０６の濡れ性改善のためＮｉメツキ等が施された後
ロウ接接続される。
貫通する反り低減用の貫通孔１０７を縦長に入れている
。また、導出リード１０５のロウ接強度を強くする目的
で一般に側面メタライズバターフ１０１．−５を形成さ
れる。なお、絶縁基板１０１上のメタライズパターンは
通常ＷあるいはＭｏ−Ｍｎのメタライズが施され、ロウ
材１０６の濡れ性改善のためＮｉメツキ等が施された後
ロウ接接続される。
第２図は、本発明の他の一実施例を示す半導体装置用パ
ッケージであり、第２図（ｂ）は下面図を示し、第２図
（ａ）は第２図（ｂ）のｘ−ｘ’縦断面図を示す。
ッケージであり、第２図（ｂ）は下面図を示し、第２図
（ａ）は第２図（ｂ）のｘ−ｘ’縦断面図を示す。
第２図において、第１図と同様にマウンドメタライズパ
ターン１０１− ］、 、シールメタライズパターン１
０ ］−２，接地用スルーホール１０１３、外部導出メ
タライズパターン１０１．−４ 、 側面メタライズパ
ターン１０１．−５．外部導出用スルーホール１０１−
６．リードロウ接メタライズパターン］、、 Ｏ１，−
７、フレームロウ接メタライズパターン１０１．−８が
設けられた絶縁基板１０１に接地用リード１０２−１と
接続した金属フレーム１０２と導出リード１０５がロウ
材１０６を介してロウ接している。ここで金属フレーム
１０２に金属フレーム１０２を貫通する反り低減用の貫
通孔２０７を正方形状に設けている。
ターン１０１− ］、 、シールメタライズパターン１
０ ］−２，接地用スルーホール１０１３、外部導出メ
タライズパターン１０１．−４ 、 側面メタライズパ
ターン１０１．−５．外部導出用スルーホール１０１−
６．リードロウ接メタライズパターン］、、 Ｏ１，−
７、フレームロウ接メタライズパターン１０１．−８が
設けられた絶縁基板１０１に接地用リード１０２−１と
接続した金属フレーム１０２と導出リード１０５がロウ
材１０６を介してロウ接している。ここで金属フレーム
１０２に金属フレーム１０２を貫通する反り低減用の貫
通孔２０７を正方形状に設けている。
以上説明したように本発明は、半導体装置用パッケージ
において、金属フレームに貫通孔を設ける事により、絶
縁基板と金属フレームのロウ付組立において熱膨張係数
の違いにより発生する半導体装置用パッケージの反り及
び応力を低減圧来る。ならびにこのロウ付組立により生
じる応力のため絶縁基板にクラックが生じやすいといっ
た問題点も無くすことができる。
において、金属フレームに貫通孔を設ける事により、絶
縁基板と金属フレームのロウ付組立において熱膨張係数
の違いにより発生する半導体装置用パッケージの反り及
び応力を低減圧来る。ならびにこのロウ付組立により生
じる応力のため絶縁基板にクラックが生じやすいといっ
た問題点も無くすことができる。
次に、第１表に従来の半導体装置用パッケージと本発明
による半導体装性用パッケージとの反り量の違い・絶縁
基板のクラック発生率ならびに熱ストレス（−６５℃←
＋２００℃）による絶縁基板のクラック発生状況につい
て同一形状、同一条件下で比較した結果を示す。
による半導体装性用パッケージとの反り量の違い・絶縁
基板のクラック発生率ならびに熱ストレス（−６５℃←
＋２００℃）による絶縁基板のクラック発生状況につい
て同一形状、同一条件下で比較した結果を示す。
第１表
半導体装置用パッケージの反り量と
絶縁基板クラック発生比較結果
第１表によれば、本発明の半導体装置用パッケージは、
従来の半導体装置用パッケージに比べて、パッケージの
反り量が小さく、パッケージ組立後の絶縁基板のクラッ
クがなく、高信頼度のパッケージが得られることがわか
る。
従来の半導体装置用パッケージに比べて、パッケージの
反り量が小さく、パッケージ組立後の絶縁基板のクラッ
クがなく、高信頼度のパッケージが得られることがわか
る。
第１図（ａ）、 （ｂ）は本発明の一実施例であり、第
１図（ｂ）は下面図を示し、第１図（ａ）は第１図（ｂ
）のｘ−ｘ’断面図を示す。第２図（ａ）、 （ｂ）は
本発明の他の一実施例であり、第２図（ｂ）は下面図を
示し、第２図（ａ）は第２図（１））のｘ−ｘ’縦断面
図を示す。第３図（ａ）〜（ｃ）は従来の半導体装置用
パッケージの一例であり、第３図（ａ）は上面図を示し
、第３図（ｂ）は第３図（ａ）のｘ−ｘ’の縦断面図を
示し、第３図（ｃ）は第３図（ａ）の下面図を示す。 １０１．３０１・・・・・・絶縁基板、１０１．−１．
。 ３０１−１・・・・・・マウントメタライズパターン、
１０１−２，３０１−２・・・・・・シールメタライズ
パターン、ｌ Ｏ１，−３，３０１−１・旧・・接地用
スルーホール、１０１−４． ３０１．−４・・・・・
・外部導出メタライスパターン、１．０１−５． ３０
１−５・・・・・・側面メタライズパターン、１０１−
６゜３０１−６・・・・・・外部導出用スルーポール、
１０１−７，３０１−７・・・・・・リードロウ接メタ
ライズパターン、１０１−８，３０１−８・・・・・・
フレームロウ接メタライズパターン、１０２，３０２・
・団・金属フレーム、１０５，３０５・旧・・導出リー
ド、１０６、 ３０６−−・−１−ウ材、１０７． ２
０７−・団貫通孔。
１図（ｂ）は下面図を示し、第１図（ａ）は第１図（ｂ
）のｘ−ｘ’断面図を示す。第２図（ａ）、 （ｂ）は
本発明の他の一実施例であり、第２図（ｂ）は下面図を
示し、第２図（ａ）は第２図（１））のｘ−ｘ’縦断面
図を示す。第３図（ａ）〜（ｃ）は従来の半導体装置用
パッケージの一例であり、第３図（ａ）は上面図を示し
、第３図（ｂ）は第３図（ａ）のｘ−ｘ’の縦断面図を
示し、第３図（ｃ）は第３図（ａ）の下面図を示す。 １０１．３０１・・・・・・絶縁基板、１０１．−１．
。 ３０１−１・・・・・・マウントメタライズパターン、
１０１−２，３０１−２・・・・・・シールメタライズ
パターン、ｌ Ｏ１，−３，３０１−１・旧・・接地用
スルーホール、１０１−４． ３０１．−４・・・・・
・外部導出メタライスパターン、１．０１−５． ３０
１−５・・・・・・側面メタライズパターン、１０１−
６゜３０１−６・・・・・・外部導出用スルーポール、
１０１−７，３０１−７・・・・・・リードロウ接メタ
ライズパターン、１０１−８，３０１−８・・・・・・
フレームロウ接メタライズパターン、１０２，３０２・
・団・金属フレーム、１０５，３０５・旧・・導出リー
ド、１０６、 ３０６−−・−１−ウ材、１０７． ２
０７−・団貫通孔。
Claims (1)
- 半導体素子を搭載し、半導体素子の電極を電気的に外
部に接続するためのメタライズパターンが施された絶縁
基板と半導体素子の電極を電気的に外部と接続するため
の金属フレームとをロウ接してなる半導体装置用パッケ
ージにおいて、金属フレームの少なくとも１ケ所以上に
金属フレームを貫通してなる反り低減用の貫通孔を設け
たことを特徴とする半導体装置用パッケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2131822A JP2580840B2 (ja) | 1990-05-22 | 1990-05-22 | 半導体装置用パッケージ |
| US07/703,268 US5256900A (en) | 1990-05-22 | 1991-05-22 | Package for semiconductor device with at least one through hole |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2131822A JP2580840B2 (ja) | 1990-05-22 | 1990-05-22 | 半導体装置用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0426144A true JPH0426144A (ja) | 1992-01-29 |
| JP2580840B2 JP2580840B2 (ja) | 1997-02-12 |
Family
ID=15066914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2131822A Expired - Fee Related JP2580840B2 (ja) | 1990-05-22 | 1990-05-22 | 半導体装置用パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5256900A (ja) |
| JP (1) | JP2580840B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3170182B2 (ja) * | 1995-08-15 | 2001-05-28 | 株式会社東芝 | 樹脂封止型半導体装置及びその製造方法 |
| TW200701551A (en) * | 2005-06-27 | 2007-01-01 | Matsushita Electric Ind Co Ltd | Antenna device |
| US9443921B2 (en) * | 2015-02-10 | 2016-09-13 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and semiconductor manufacturing process |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6022879U (ja) * | 1983-07-21 | 1985-02-16 | アルプス電気株式会社 | 絶縁基板の取付け構造 |
| JPS6294632U (ja) * | 1985-12-03 | 1987-06-17 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918511A (en) * | 1985-02-01 | 1990-04-17 | Advanced Micro Devices, Inc. | Thermal expansion compensated metal lead frame for integrated circuit package |
| US4942454A (en) * | 1987-08-05 | 1990-07-17 | Mitsubishi Denki Kabushiki Kaisha | Resin sealed semiconductor device |
| JPH01209751A (ja) * | 1988-02-18 | 1989-08-23 | Matsushita Electron Corp | リードフレーム |
| US4952999A (en) * | 1988-04-26 | 1990-08-28 | National Semiconductor Corporation | Method and apparatus for reducing die stress |
| JP2772001B2 (ja) * | 1988-11-28 | 1998-07-02 | 株式会社日立製作所 | 半導体装置 |
| US5036584A (en) * | 1989-06-13 | 1991-08-06 | Texas Instruments Incorporated | Method of manufacture of copper cored enclosures for hybrid circuits |
| JPH03108744A (ja) * | 1989-09-22 | 1991-05-08 | Toshiba Corp | 樹脂封止型半導体装置 |
-
1990
- 1990-05-22 JP JP2131822A patent/JP2580840B2/ja not_active Expired - Fee Related
-
1991
- 1991-05-22 US US07/703,268 patent/US5256900A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6022879U (ja) * | 1983-07-21 | 1985-02-16 | アルプス電気株式会社 | 絶縁基板の取付け構造 |
| JPS6294632U (ja) * | 1985-12-03 | 1987-06-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2580840B2 (ja) | 1997-02-12 |
| US5256900A (en) | 1993-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1143514A2 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| US5280413A (en) | Hermetically sealed circuit modules having conductive cap anchors | |
| US6571442B1 (en) | Method of making an electronic component | |
| JPH11163045A (ja) | 半導体装置及びその製造方法 | |
| JPH0426144A (ja) | 半導体装置用パッケージ | |
| JP2728322B2 (ja) | 半導体装置 | |
| JPH06283639A (ja) | 混成集積回路 | |
| US5650665A (en) | Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate | |
| JP2002093931A (ja) | 高周波用セラミックパッケージ | |
| JP2580840C (ja) | ||
| JPH0677631A (ja) | チップ部品のアルミ基板への実装方法 | |
| JP2702455B2 (ja) | ピングリッドアレイ型半導体装置 | |
| JPH07226454A (ja) | 半導体装置 | |
| JPH05347324A (ja) | 半導体パッケージ | |
| JPS6365649A (ja) | 半導体用パツケ−ジ | |
| JPH05335437A (ja) | 半導体装置 | |
| JPS6178150A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPH04225296A (ja) | 銅回路付きセラミックス基板 | |
| JPH06260538A (ja) | 半導体装置 | |
| JP3643399B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JP2751365B2 (ja) | 半導体装置 | |
| JPH08288614A (ja) | 高周波トランジスタ回路構造 | |
| JPH0555417A (ja) | ヒートシンク付半導体装置 | |
| JPS6122654A (ja) | 半導体装置用パッケ−ジ | |
| JPH06283621A (ja) | 半導体装置実装用基板および半導体装置の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |