JPH04241467A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04241467A JPH04241467A JP299491A JP299491A JPH04241467A JP H04241467 A JPH04241467 A JP H04241467A JP 299491 A JP299491 A JP 299491A JP 299491 A JP299491 A JP 299491A JP H04241467 A JPH04241467 A JP H04241467A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- well
- base region
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
縦型のＭＯＳＦＥＴからなる電力用スイッチング素子と
して用いられる伝導度変調型の半導体装置に関する。
縦型のＭＯＳＦＥＴからなる電力用スイッチング素子と
して用いられる伝導度変調型の半導体装置に関する。
【０００２】
【従来の技術】図２に示す断面図を用いて、縦型のＭＯ
ＳＦＥＴから構成された電力用スイッチング素子として
用いられる従来の伝導度変調型半導体装置を説明する。 半導体基板からなるｐ＋ 型ドレイン領域５上にはｎ＋
型ベース領域４が形成され、ｎ＋ 型ベース領域４上に
はｎ− 型ベース領域３が形成されている。ｎ− 型ベ
ース領域３上にはゲート酸化膜１０を介して多結晶シリ
コンからなるゲート電極８が形成され、ゲート電極８の
両脇にはその一部がゲート電極８直下に延在してｐ型ベ
ース領域１１に内包されたｎ型ソース領域１が形成され
ている。 ゲート電極８の間のｎ− 型ベース領域３には、ｎ型ソ
ース領域１の一部並びにｐ型ベース領域１１の一部を含
んだ第１のウェルであるｐ＋ 型領域２が形成されてい
る。 ｐ＋ 型ドレイン領域５下面にはドレイン電極６が設け
られ、絶縁膜９に開口された開口部を介してｎ型ソース
領域１，第１のウェルであるｐ＋ 型領域２はソース電
極７と接続されている。このような構造を持つ素子にお
いて、ゲート電極８に電圧を印加すると、ゲート酸化膜
１０の下にチャネルが形成され、ソース電極７とドレイ
ン電極６との間が導通（オン）状態になる。このとき、
ｎ− 型ベース領域３では、伝導度変調が起り、伝導度
が著しく大きくなり、このため、大電流を流すことが可
能となる。しかし、伝導度変調によって生じたキャリア
は、ｐ型ベース領域１１に流れこみ、素子のラッチアッ
プを引き起しやすくなり、ターンオフのときこの余剰キ
ャリアがターンオフ時間を長くしてしまう。
ＳＦＥＴから構成された電力用スイッチング素子として
用いられる従来の伝導度変調型半導体装置を説明する。 半導体基板からなるｐ＋ 型ドレイン領域５上にはｎ＋
型ベース領域４が形成され、ｎ＋ 型ベース領域４上に
はｎ− 型ベース領域３が形成されている。ｎ− 型ベ
ース領域３上にはゲート酸化膜１０を介して多結晶シリ
コンからなるゲート電極８が形成され、ゲート電極８の
両脇にはその一部がゲート電極８直下に延在してｐ型ベ
ース領域１１に内包されたｎ型ソース領域１が形成され
ている。 ゲート電極８の間のｎ− 型ベース領域３には、ｎ型ソ
ース領域１の一部並びにｐ型ベース領域１１の一部を含
んだ第１のウェルであるｐ＋ 型領域２が形成されてい
る。 ｐ＋ 型ドレイン領域５下面にはドレイン電極６が設け
られ、絶縁膜９に開口された開口部を介してｎ型ソース
領域１，第１のウェルであるｐ＋ 型領域２はソース電
極７と接続されている。このような構造を持つ素子にお
いて、ゲート電極８に電圧を印加すると、ゲート酸化膜
１０の下にチャネルが形成され、ソース電極７とドレイ
ン電極６との間が導通（オン）状態になる。このとき、
ｎ− 型ベース領域３では、伝導度変調が起り、伝導度
が著しく大きくなり、このため、大電流を流すことが可
能となる。しかし、伝導度変調によって生じたキャリア
は、ｐ型ベース領域１１に流れこみ、素子のラッチアッ
プを引き起しやすくなり、ターンオフのときこの余剰キ
ャリアがターンオフ時間を長くしてしまう。
【０００３】この欠点を補うため、図３に示すような構
造が、米国特許第４７７９１２３号に提案されている。 ｐ型ベース領域１１の間，かつゲート電極８の間に、ソ
ース電極７と接続した第２のウェルであるｐ＋ 型領域
１３を形成してｐ型ベース領域１１に流れこむキャリア
を減らす。この構造の断面図を図３に示す。ここで、第
２のウェルであるｐ＋ 型領域１３は、第１のウェルで
あるｐ＋ 型領域２よりも拡散層の深さが深く，かつ不
純物濃度が高く形成されている。
造が、米国特許第４７７９１２３号に提案されている。 ｐ型ベース領域１１の間，かつゲート電極８の間に、ソ
ース電極７と接続した第２のウェルであるｐ＋ 型領域
１３を形成してｐ型ベース領域１１に流れこむキャリア
を減らす。この構造の断面図を図３に示す。ここで、第
２のウェルであるｐ＋ 型領域１３は、第１のウェルで
あるｐ＋ 型領域２よりも拡散層の深さが深く，かつ不
純物濃度が高く形成されている。
【０００４】
【発明が解決しようとする課題】しかしながら上述の米
国特許第４７７９１２３号に提案された構造では、ラッ
チアップ，ターンオフ時間に関しては改善されるが、ゲ
ート電極８直下におけるｐ型ベース領域１１と第２のウ
ェルであるｐ＋ 型領域１３とにはさまれた部分に形成
されるＪ−ＦＥＴ部が狭くなり、オン抵抗が増加すると
いう欠点を持つ。また、ゲート電極８がオフ状態のとき
、第１のウェルより不純物濃度の高い第２のウェルであ
るｐ＋ 型領域１３とｎ− 型ベース領域３との間の耐
圧が低下するという欠点を持っている。
国特許第４７７９１２３号に提案された構造では、ラッ
チアップ，ターンオフ時間に関しては改善されるが、ゲ
ート電極８直下におけるｐ型ベース領域１１と第２のウ
ェルであるｐ＋ 型領域１３とにはさまれた部分に形成
されるＪ−ＦＥＴ部が狭くなり、オン抵抗が増加すると
いう欠点を持つ。また、ゲート電極８がオフ状態のとき
、第１のウェルより不純物濃度の高い第２のウェルであ
るｐ＋ 型領域１３とｎ− 型ベース領域３との間の耐
圧が低下するという欠点を持っている。
【０００５】本発明の目的は、ラッチアップ，ターンオ
フ時間に関する改善を確保したうえで、オン抵抗の増加
，耐圧の低下を抑制することにある。
フ時間に関する改善を確保したうえで、オン抵抗の増加
，耐圧の低下を抑制することにある。
【０００６】
【課題を解決するための手段】本発明は第２のウェルで
あるｐ＋ 型領域を有する縦型の複数のＭＯＳＦＥＴか
らなる伝導度変調型の半導体装置において、ｐ＋ 型領
域の拡散層の深さを第１ウェルより浅く形成している。
あるｐ＋ 型領域を有する縦型の複数のＭＯＳＦＥＴか
らなる伝導度変調型の半導体装置において、ｐ＋ 型領
域の拡散層の深さを第１ウェルより浅く形成している。
【０００７】
【実施例】次に本発明について図面を参照して説明する
。図１に示す断面図は、本発明の一実施例を説明するた
めの図である。本実施例はｎチャネル型の縦型の複数の
ＭＯＳＦＥＴからなる伝導度変調型の半導体装置である
。
。図１に示す断面図は、本発明の一実施例を説明するた
めの図である。本実施例はｎチャネル型の縦型の複数の
ＭＯＳＦＥＴからなる伝導度変調型の半導体装置である
。
【０００８】半導体基板からなるｐ＋ 型ドレイン領域
５上にはｎ＋ 型ベース領域４が形成され、ｎ＋ 型ベ
ース領域４上にはｎ− 型ベース領域３が形成されてい
る。ｎ− 型ベース領域３上にはゲート酸化膜１０を介
して多結晶シリコンからなるゲート電極８が形成され、
ゲート電極８の両脇にはその一部がゲート電極８直下に
延在してｐ型ベース領域１１に内包されたｎ型ソース領
域１が形成されている。ゲート電極８の間のｎ− 型ベ
ース領域３には、ｎ型ソース領域１の一部並びにｐ型ベ
ース領域１１の一部を含んだ第１のウェルであるｐ＋
型領域２が形成されている。また、ｐ型ベース領域１１
の間，かつゲート電極８の間に、ソース電極７と接続し
たｐ＋ 型領域１３が形成され、ｐ＋型領域１３の周囲
にはｐ型領域１２が形成されている。本実施例における
第２のウェルは、ｐ型領域１２およびｐ＋ 型領域１３
からなる。また、本実施例における第２のウェルの拡散
層の深さは、第１のウェルであるｐ＋ 型領域２の拡散
層の深さより浅い。ｐ＋ 型ドレイン領域５下面にはド
レイン電極６が設けられ、絶縁膜９に開口された開口部
を介してｎ型ソース領域１，ｐ＋ 型領域２，およびｐ
＋ 型領域１３はソース電極７と接続されている。
５上にはｎ＋ 型ベース領域４が形成され、ｎ＋ 型ベ
ース領域４上にはｎ− 型ベース領域３が形成されてい
る。ｎ− 型ベース領域３上にはゲート酸化膜１０を介
して多結晶シリコンからなるゲート電極８が形成され、
ゲート電極８の両脇にはその一部がゲート電極８直下に
延在してｐ型ベース領域１１に内包されたｎ型ソース領
域１が形成されている。ゲート電極８の間のｎ− 型ベ
ース領域３には、ｎ型ソース領域１の一部並びにｐ型ベ
ース領域１１の一部を含んだ第１のウェルであるｐ＋
型領域２が形成されている。また、ｐ型ベース領域１１
の間，かつゲート電極８の間に、ソース電極７と接続し
たｐ＋ 型領域１３が形成され、ｐ＋型領域１３の周囲
にはｐ型領域１２が形成されている。本実施例における
第２のウェルは、ｐ型領域１２およびｐ＋ 型領域１３
からなる。また、本実施例における第２のウェルの拡散
層の深さは、第１のウェルであるｐ＋ 型領域２の拡散
層の深さより浅い。ｐ＋ 型ドレイン領域５下面にはド
レイン電極６が設けられ、絶縁膜９に開口された開口部
を介してｎ型ソース領域１，ｐ＋ 型領域２，およびｐ
＋ 型領域１３はソース電極７と接続されている。
【０００９】次に、本実施例による半導体装置の動作に
ついて説明する。ＭＯＳＦＥＴがオン状態のとき、ｎ−
型ベース領域３には、ｐ＋ 型ドレイン領域５より注
入されたホールが蓄積され、伝導度変調を引き起す。さ
らにホールはｐ型ベース領域１１，第１のウェルである
ｐ＋ 型領域２，ｐ型領域１２を通ってソース電極７へ
と抜ける。このとき、ｐ型領域１２からｐ＋ 型領域１
３へもホールは流れ、ｐ型ベース領域１１に流れ込むホ
ールが減少し、ラッチアップが起りにくくなる。また、
ターンオフ時にも、同様の径路でホールがｐ型領域１２
，ｐ＋ 型領域１３に流れオフ時間が短かくなる。
ついて説明する。ＭＯＳＦＥＴがオン状態のとき、ｎ−
型ベース領域３には、ｐ＋ 型ドレイン領域５より注
入されたホールが蓄積され、伝導度変調を引き起す。さ
らにホールはｐ型ベース領域１１，第１のウェルである
ｐ＋ 型領域２，ｐ型領域１２を通ってソース電極７へ
と抜ける。このとき、ｐ型領域１２からｐ＋ 型領域１
３へもホールは流れ、ｐ型ベース領域１１に流れ込むホ
ールが減少し、ラッチアップが起りにくくなる。また、
ターンオフ時にも、同様の径路でホールがｐ型領域１２
，ｐ＋ 型領域１３に流れオフ時間が短かくなる。
【００１０】次に、ＭＯＳＦＥＴがオン状態のときの抵
抗成分について説明する。オン状態のとき、電子はソー
ス電極７，ｎ型ソース領域１，チャネル，Ｊ−ＦＥＴ部
を経て、ｎ− 型ソース領域３，ｎ＋ 型ソース領域４
，ｐ＋ 型ドレイン領域５，ドレイン電極６へと流れる
。このとき抵抗成分は、チャネル部分，Ｊ−ＦＥＴ部，
ｎ− 型ソース領域３の３つに分類される。Ｊ−ＦＥＴ
部の抵抗は、ｐ型ベース領域１１とｐ型領域１２とから
広がる空乏層により決まる電流径路幅で決定される。ｐ
型領域１２，ｐ＋ 型領域１３の拡散層の深さを浅くす
ることにより、この幅を広くすることができ、Ｊ−ＦＥ
Ｔ部の抵抗が小さくなる。
抗成分について説明する。オン状態のとき、電子はソー
ス電極７，ｎ型ソース領域１，チャネル，Ｊ−ＦＥＴ部
を経て、ｎ− 型ソース領域３，ｎ＋ 型ソース領域４
，ｐ＋ 型ドレイン領域５，ドレイン電極６へと流れる
。このとき抵抗成分は、チャネル部分，Ｊ−ＦＥＴ部，
ｎ− 型ソース領域３の３つに分類される。Ｊ−ＦＥＴ
部の抵抗は、ｐ型ベース領域１１とｐ型領域１２とから
広がる空乏層により決まる電流径路幅で決定される。ｐ
型領域１２，ｐ＋ 型領域１３の拡散層の深さを浅くす
ることにより、この幅を広くすることができ、Ｊ−ＦＥ
Ｔ部の抵抗が小さくなる。
【００１１】次に、耐圧について説明する。耐圧はｐ＋
型領域２とｎ− 型ベース領域３との間，あるいはｐ
型領域１２とｎ− 型ベース領域３との間のｐｎ接合の
ブレークダウン電界によって決定される。ｐ型領域１２
の不純物濃度はｐ＋ 型領域２の不純物濃度より低いた
め、ｐ型領域１２とｎ− 型ベース領域３との間の耐圧
の方がｐ＋ 型領域２とｎ− 型ベース領域３との間の
耐圧より高くなり、耐圧の確保がなされる。
型領域２とｎ− 型ベース領域３との間，あるいはｐ
型領域１２とｎ− 型ベース領域３との間のｐｎ接合の
ブレークダウン電界によって決定される。ｐ型領域１２
の不純物濃度はｐ＋ 型領域２の不純物濃度より低いた
め、ｐ型領域１２とｎ− 型ベース領域３との間の耐圧
の方がｐ＋ 型領域２とｎ− 型ベース領域３との間の
耐圧より高くなり、耐圧の確保がなされる。
【００１２】なお、本実施例においては、第２のウェル
をｐ型領域１２，ｐ＋ 型領域１３からなう２層構造に
したが、ｐ＋ 型領域１３の拡散層の深さ，不純物濃度
を、第１のウェルであるｐ＋ 型領域２のそれらより浅
く，低くしておけば、ｐ型領域１２が無くても本発明の
目的は達成できる。
をｐ型領域１２，ｐ＋ 型領域１３からなう２層構造に
したが、ｐ＋ 型領域１３の拡散層の深さ，不純物濃度
を、第１のウェルであるｐ＋ 型領域２のそれらより浅
く，低くしておけば、ｐ型領域１２が無くても本発明の
目的は達成できる。
【００１３】また、本実施例はｎチャネル型の縦型の複
数のＭＯＳＦＥＴからなる伝導度変調型の半導体装置に
関するものであるが、ｐチャネル型の場合にも同様の効
果が得られる。
数のＭＯＳＦＥＴからなる伝導度変調型の半導体装置に
関するものであるが、ｐチャネル型の場合にも同様の効
果が得られる。
【００１４】
【発明の効果】以上説明したように本発明は、ラッチア
ップ耐性，高速スイッチング特性の改善を確保しながら
、オン抵抗，耐圧の低下を抑制することができる。
ップ耐性，高速スイッチング特性の改善を確保しながら
、オン抵抗，耐圧の低下を抑制することができる。
【図１】本発明の一実施例を説明するための断面図であ
る。
る。
【図２】従来の技術を説明するための断面図である。
【図３】別の従来の技術を説明するための断面図である
。
。
１ ｎ型ソース領域
２，１３ ｐ＋ 型領域
３ ｎ− 型ベース領域
４ ｎ＋ 型ベース領域
５ ｐ＋ 型ドレイン領域
６ ドレイン電極
７ ソース電極
８ ゲート電極
９ 絶縁膜
１０ ゲート酸化膜
１１ ｐ型ベース領域
１２ ｐ型領域
Claims (2)
- 【請求項１】 一導電型半導体基板上に形成された高
濃度の逆導電型ベース領域を介して前記一導電型半導体
基板上に形成された低濃度の逆導電型ベース領域の表面
に形成された縦型の複数のＭＯＳＦＥＴからなる伝導度
変調型電界効果トランジスタにおいて、前記ＭＯＳＦＥ
Ｔのゲート電極間の前記低濃度ベース領域表面に、前記
ＭＯＳＦＥＴの一導電型のソース領域の一部と前記ＭＯ
ＳＦＥＴの逆導電型ベース領域の一部とを含んで形成さ
れた一導電型の第１ウェルと、前記ＭＯＳＦＥＴのゲー
ト電極間の前記低濃度ベース領域表面に形成された前記
第１ウェルより拡散層の深さの浅い一導電型の第２ウェ
ルと、を有することを特徴とする半導体装置。 - 【請求項２】 前記第２ウェルが、低濃度の領域と高
濃度の領域との２層からなることを特徴とする請求項１
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP299491A JPH04241467A (ja) | 1991-01-16 | 1991-01-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP299491A JPH04241467A (ja) | 1991-01-16 | 1991-01-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04241467A true JPH04241467A (ja) | 1992-08-28 |
Family
ID=11544934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP299491A Pending JPH04241467A (ja) | 1991-01-16 | 1991-01-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04241467A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101551A (ja) * | 2003-08-29 | 2005-04-14 | Fuji Electric Holdings Co Ltd | 半導体装置とその製造方法およびその半導体装置を用いた双方向スイッチ素子 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100367A (ja) * | 1988-10-07 | 1990-04-12 | Nissan Motor Co Ltd | 縦型伝導度変調型ｍｏｓｆｅｔ |
-
1991
- 1991-01-16 JP JP299491A patent/JPH04241467A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100367A (ja) * | 1988-10-07 | 1990-04-12 | Nissan Motor Co Ltd | 縦型伝導度変調型ｍｏｓｆｅｔ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101551A (ja) * | 2003-08-29 | 2005-04-14 | Fuji Electric Holdings Co Ltd | 半導体装置とその製造方法およびその半導体装置を用いた双方向スイッチ素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6713794B2 (en) | Lateral semiconductor device | |
| JP3158738B2 (ja) | 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路 | |
| KR100859701B1 (ko) | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 | |
| KR100869324B1 (ko) | 베이스 리치-쓰루를 방지하는 측면 확장 베이스 차폐영역을 구비한 전력 반도체 소자 및 그 제조방법 | |
| US8053858B2 (en) | Integrated latch-up free insulated gate bipolar transistor | |
| US6091086A (en) | Reverse blocking IGBT | |
| JPH0897411A (ja) | 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法 | |
| JP2983110B2 (ja) | 半導体装置及びその製造方法 | |
| KR20000029577A (ko) | 선형전류-전압특성을가지는반도체부품 | |
| JPH11204789A (ja) | 絶縁ゲ−ト形トランジスタ | |
| JPH07135307A (ja) | 半導体装置 | |
| JPH0888357A (ja) | 横型ｉｇｂｔ | |
| JPH09181304A (ja) | 半導体装置及びその製造方法 | |
| JP2720574B2 (ja) | デュアルゲート型絶縁ゲートバイポーラトランジスタ | |
| JPH04125972A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPH0992826A (ja) | 半導体素子及びそのシミュレーション方法 | |
| JPH06275818A (ja) | 電力用半導体素子 | |
| JPH04241467A (ja) | 半導体装置 | |
| JP2629437B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| JP2536137B2 (ja) | 伝導度変調型ｍｏｓｆｅｔを備えた半導体装置 | |
| JP2000114518A (ja) | 半導体装置 | |
| JP2003332577A (ja) | 半導体装置及びその製造方法 | |
| JP2816985B2 (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JP2651033B2 (ja) | 二重拡散ｍｏｓトランジスタ | |
| JP3167046B2 (ja) | 静電誘導形半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990126 |