JPH04213817A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04213817A
JPH04213817A JP40138890A JP40138890A JPH04213817A JP H04213817 A JPH04213817 A JP H04213817A JP 40138890 A JP40138890 A JP 40138890A JP 40138890 A JP40138890 A JP 40138890A JP H04213817 A JPH04213817 A JP H04213817A
Authority
JP
Japan
Prior art keywords
contact hole
silicon film
polycrystalline silicon
film
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP40138890A
Other languages
English (en)
Inventor
Takashi Hosaka
俊 保坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP40138890A priority Critical patent/JPH04213817A/ja
Priority to US07/805,116 priority patent/US5234863A/en
Publication of JPH04213817A publication Critical patent/JPH04213817A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置に使用さ
れている接触孔の製造方法に関する。
【0002】
【従来の技術】第2図の古典的方法に示す様に、シリコ
ン基板21内にボロン等のP型不純物元素が拡散された
P+ 拡散層22が形成され、その上にシリコン酸化膜
等の絶縁膜23が形成され、さらにP+ 拡散層22と
上部配線層26との接触を得るための接触孔(コンタク
ト孔)24が作成される。このコンタクト孔24の大き
さが1μm以下の微小になると上部配線層との接触を得
る事が非常に困難となる。すなわち、上部配線層26を
積層するとコンタクト孔24の内部に上部配線層26の
材料が充分に入っていかないためにP+ 拡散層22と
上部配線26との接触が充分に取れない事、コンタクト
孔24内に上部配線層26の入らない領域27すなわち
空げきが存在する事などの問題点があり、この改良の方
法として第3図(a)〜(e)で示す方法が提示されて
いる。
【0003】すなわち第3図(a)に示すように、シリ
コン基板31内にP+ 拡散層32、その上に絶縁膜3
3、コンタクト孔34を形成する。次に第3図(b)に
示すようにドーピングされていない多結晶シリコン膜3
5を積層し、コンタクト孔34を完全に充填する。多結
晶シリコン膜は化学気相成長法(CVD法)で積層され
るため段差被覆性が良好であり、コンタクト孔が1μm
以下の微小な大きさになってもコンタクト孔を充分に充
填する事ができる。次に第3図(c)に示す様に多結晶
シリコン膜35をエッチバックしコンタクト孔34のみ
を多結晶シリコン膜35で充填した状態にする。次に第
3図(d)に示す様にP型の不純物元素であるボロン(
B+ )等のイオン注入を行い、コンタクト孔内に存在
する多結晶シリコン膜35内にP型の不純物元素を導入
する。次に熱処理等を行った後に第3図(e)に示す様
に上部配線層36を形成する事により、P+ 拡散層3
2と上部配線層36との接触をとる。
【0004】
【発明が解決しようとする課題】第3図の方法による課
題は第3図(d)で示すイオン注入にある。すなわちP
+ 拡散層32との充分低い接触抵抗を得るには、多結
晶シリコン膜35を充分低い抵抗体にする必要がある。 そこでイオン注入の注入量を1×1016/cm2 以
上のドーズ量にする必要があり、イオン注入時間が多く
なり高い費用が発生する。さらにコンタクト孔34の深
さは0.5μm以上あり、多結晶シリコン膜35の底の
方までイオンを注入するにはイオン注入の際に高い加速
エネルギーが必要となりイオン注入に大きな負荷がかか
る。さらに第3図では示さなかったがコンタクト孔34
以外にイオン注入したくなければフォトレジスト等のマ
スキング工程が必要となり、大幅な工程増となるので費
用が大幅に増大する。また、イオン注入の際にダメッジ
が生じ半導体装置の特性と信頼性に大きな影響を与える
【0005】さらに、絶縁膜33がリンを含んだシリコ
ン酸化膜(PSG膜)あるいはボロンとリンを含んだシ
リコン酸化膜(BPSG膜)あるいはヒ素を含んだシリ
コン酸化膜(ASG膜)等のN型の不純物元素を含む絶
縁膜であれば、コンタクト孔を充填している多結晶シリ
コン膜35中に絶縁膜33からN型の不純物元素が拡散
してきて接触抵抗を増大させる可能性もあり、さらにイ
オン注入量を増大せねばならなくなる。
【0006】
【課題を解決するための手段】以上の課題を解決するた
めに、本発明はP型の不純物元素を含む多結晶シリコン
膜をCVD法にて積層し、この多結晶シリコン膜をエッ
チバックする事によりコンタクト孔を充填する。
【0007】
【作用】コンタクト孔の中を充填している多結晶シリコ
ン膜は既にP型の不純物濃度が充分に高いのでイオン注
入の工程を省略する事ができる。
【0008】
【実施例】本発明の実施例を第1図により詳細に説明す
る。第1図(a)に示す様に、シリコン基板1内にP型
の不純物拡散層であるP+ 拡散層2を形成した後、絶
縁膜3を形成する。この絶縁膜3はシリコン酸化膜(S
iO2 )やシリコン窒化膜(Si3 N4 )あるい
はシリコン酸窒化膜などである。またシリコン酸化膜と
して不純物を含まないノンドープシリコン酸化膜やボロ
ン(B)を含むBSG膜(Boron  Silica
te  Glass)やリン(P)を含むPSG膜(P
hosphorus  Silicate  Glas
s)あるいはボロン(B)とリン(P)の両方を含むB
PSG膜(Boron  Phosphorus  S
ilicate  Glass)等が挙げられる。
【0009】次に第1図(b)に示す様にコンタクト孔
4をP+ 拡散層2の上にあける。このコンタクト孔4
をあける方法としてドライエッチングとウェットエッチ
ングがある。コンタクト孔4の直径または1辺の長さが
1μm以下の小さなコンタクト孔になるとコンタクト孔
の側壁も垂直に近くなってくる。次に第1図(c)に示
す様にP型の不純物を含む多結晶シリコン膜あるいはア
モルファスシリコン膜5を化学気相成長法(CVD法)
にて積層する。この方法として一例を挙げるとジボラン
(B2 H6 )ガスとシラン(SiH4 )ガスを5
00℃以上の温度で熱分解する事により、P型の不純物
であるボロン(B)を含む多結晶シリコン膜あるいはア
モルファスシリコン膜が形成される。また他の方法とし
てジボラン(B2 H6 )ガスとシラン(SiH4 
)ガスを常温以上の温度と高周波プラズマあるいは光励
起反応とで分解してBを含む多結晶シリコン膜あるいは
アモルファスシリコン膜を形成できる。さらに一般的な
方法としてP型の不純物元素を含むガスとシリコン形成
用のガスを組合わせる事により熱分解またはプラズマ分
解の方法でP型の不純物を含む多結晶シリコン膜あるい
はアモルファスシリコン膜を形成できる。第1図(c)
にも示すように、以上の様な化学気相成長法で積層した
P型の不純物を含む多結晶シリコン膜あるいはアモルフ
ァスシリコン膜5は、段差被覆性に優れているので、コ
ンタクト孔4の大きさが1μm以下あるいは0.5μm
以下になっても、コンタクト孔4の内部に積層され、コ
ンタクト孔4を埋め込んでも内部に空隙が形成される事
なくコンタクト孔4を完全に埋め込む事ができる。
【0010】次に第1図(d)に示す様に多結晶シリコ
ン膜あるいはアモルファスシリコン膜5を上からエッチ
ングする事により、コンタクト孔4の内部だけに多結晶
シリコン膜あるいはアモルファスシリコン膜5を残しコ
ンタクト孔を穴埋めする。これによりコンタクト孔の段
差を非常に小さくする事ができる。この方法は一般にエ
ッチバック法と呼ばれている。
【0011】次に第1図(e)に示す様に上部配線層6
を形成する。この時コンタクト孔4における段差は小さ
いので上部配線層6がコンタクト孔に充分に接触し、P
+ 拡散層2および穴埋めされた多結晶シリコン膜5と
上部配線層6はコンタクト孔4でも段差形状が非常に良
くなるため、コンタクト孔4の付近での配線の断線ある
いはくびれというものがなくなり、歩留まりの点でも信
頼性の点でも良好となる。
【0012】第1図(a)〜(e)は本発明の基本部分
を説明しただけであるので、半導体デバイスを形成する
上での途中の工程は述べていない。従って第1図(a)
〜(e)の前後および間の工程に種々の熱処理、酸化、
エッチング、膜形成などの工程が含まれている事は言う
までもない。たとえばコンタクト形成後のエッチングダ
メッジの除去などを目的とした熱処理などもある。また
、上部配線層として多結晶シリコン膜あるいはシリサイ
ド膜あるいは金属膜あるいはこれらの多層膜も挙げられ
る。さらにP型の不純物を含んだ多結晶シリコン膜を形
成した後のどこかの工程で多結晶シリコン膜中のP型の
不純物を活性化するための熱処理を行っても良い。また
、コンタクトをテーパーにするための熱処理を行う場合
もある。
【0013】尚、第1図ではシリコン基板を母体にした
半導体装置について説明したが、他の半導体基板(例え
ば砒化ガリウム(GaAs)、ゲルマニウム、ダイアモ
ンド、化合物半導体など)を用いた半導体装置に関して
も本発明を用いる事ができる事は言うまでもない。また
第1図ではP+ 拡散層の場合を示したが、P型の不純
物元素を含んだ配線層の場合も本発明が用いる事ができ
る事は言うまでもない。たとえばP型の不純物元素を含
んだ多結晶シリコン膜上のコンタクト孔についても本発
明を用いる事ができる。
【0014】さらにN+ 拡散層ではなく金属あるいは
シリサイドなどからなる配線層の上のコンタクト孔にも
本発明を用いる事ができる。
【0015】
【発明の効果】本発明の効果として、高濃度のP型不純
物を含有する多結晶シリコン膜をコンタクト孔の穴埋め
材料に用いるので、以下の事が挙げられる。 (1)多結晶シリコン膜をコンタクト孔に穴埋めした後
のイオン注入をなくす事ができる。 (2)高濃度のP型不純物を含有する多結晶シリコン膜
を使用できるので、コンタクト孔内に埋め込まれた多結
晶シリコン膜の抵抗を下げる事ができる。 (3)P+ 拡散層と上部配線層との接触抵抗(多結晶
シリコン膜をはさんだ)を下げる事ができる。 (4)高濃度のP型不純物を含有する多結晶シリコン膜
はCVD法にて積層するため、段差被覆性(ステップカ
バレッジ)が良好で、1μm以下の大きさのコンタクト
孔も完全に充填できる。 (5)エッチバック法の最適化によりコンタクト孔での
段差を小さくでき、上部配線層がコンタクト孔で充填さ
れた多結晶シリコン膜と充分に接触させる事ができる。 (6)絶縁膜3がたとえN型の不純物を含んだもので充
填された多結晶シリコン膜中にN型の不純物が拡散して
きても、多結晶シリコン膜中のP型の不純物濃度の方を
大きくできるので多結晶シリコン膜の抵抗および接触抵
抗の増加は殆ど起こらないようにする事ができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法を示す工程順断
面図である。
【図2】古典的方法によるコンタクト孔の問題点を示す
図である。
【図3】従来の半導体装置の製造方法を示す工程順断面
図である。
【符号の説明】
1、21、31  シリコン基板 2、22、32  P+ 拡散層 3、23、33  絶縁膜 4、24、34  コンタクト孔 5  P型の不純物を含む多結晶シリコン膜35  ノ
ンドープ多結晶シリコン膜 6、26、36  上部配線層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  P型の不純物拡散層を含む半導体装置
    において、P型の不純物拡散層と上部配線層の接触領域
    である接触孔をP型の不純物を含む多結晶シリコン膜で
    埋める事を特徴とする半導体装置の製造方法。
  2. 【請求項2】  P型の不純物を含む多結晶シリコン膜
    は化学気相成長法にて形成される事を特徴とする特許請
    求の範囲第1項記載の半導体装置の製造方法。
JP40138890A 1990-12-11 1990-12-11 半導体装置の製造方法 Pending JPH04213817A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP40138890A JPH04213817A (ja) 1990-12-11 1990-12-11 半導体装置の製造方法
US07/805,116 US5234863A (en) 1990-12-11 1991-12-10 Method of manufacturing doped contacts to semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP40138890A JPH04213817A (ja) 1990-12-11 1990-12-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04213817A true JPH04213817A (ja) 1992-08-04

Family

ID=18511220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP40138890A Pending JPH04213817A (ja) 1990-12-11 1990-12-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04213817A (ja)

Similar Documents

Publication Publication Date Title
KR100715267B1 (ko) 스택형 반도체 장치 및 그 제조 방법
JPH10178162A (ja) Soi埋込プレート・トレンチ・キャパシタ
JPH11214661A (ja) Hsgを含むキャパシタの製造方法
JPS61501808A (ja) 半導体デバイスにおいて不純物を領域から領域へ転送する方法
JPH1197629A (ja) 半導体装置およびその製造方法
JP3156590B2 (ja) 半導体装置及びその製造方法
US5234863A (en) Method of manufacturing doped contacts to semiconductor devices
JPH04213817A (ja) 半導体装置の製造方法
JP2903191B2 (ja) 半導体装置の製造方法
US6287982B1 (en) Method of removing a portion of a silicon oxide form over stacked polysilicon and silicide layers by using hydrofluorine (HF) solution
KR100398567B1 (ko) 반도체장치의 제조방법
JP3173048B2 (ja) 半導体装置
JPH04223332A (ja) 半導体装置の製造方法
WO2022037273A1 (zh) 半导体结构及其制作方法
JPH0729971A (ja) 半導体装置の製造方法
KR0140734B1 (ko) 반도체 소자의 제조방법
JP2773938B2 (ja) 半導体装置の製造方法
KR100771534B1 (ko) 반도체소자의 제조방법
JP3196373B2 (ja) 半導体装置の製造方法
KR100494127B1 (ko) 반도체소자의 플러그 형성방법
JPH06283526A (ja) 半導体装置の製造方法
WO2023091189A1 (en) Three-dimensional memory device and method of making the same using differential thinning of vertical channels
JPH0778833A (ja) バイポーラトランジスタとその製造方法
CN115064499A (zh) 半导体结构、存储结构及其制备方法
JP2812282B2 (ja) 半導体装置の製造方法