JPH04213071A - 広帯域周波数測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はマイクロコンピュータ
を用いた広帯域周波数の測定方法およびその方法に用い
る装置に関するものである。

【０００２】

【従来の技術】パルス信号の周波数測定には三つの一般
的な方法が通常用いられる。期間測定法（ａ）は、測定
される信号の連続したパルス間の時間インターバルを測
定する。（ａ）の方法は、周波数が増加するにつれて測
定エラーが増加し、サンプリング期間が減少する。測定
方法（ｂ）は固定された一定期間の間の測定信号のパル
スを計数する。（ｂ）の方法ではサンプリング期間が一
定の時、周波数が減少すると測定エラーが増加する。知
られている最良の方法は、パルスを計数し、パルス期間
を測定することを基礎とする結合された方法（ｃ）であ
る。この方法（ｃ）は精度が高いことを特徴とするが、
サンプリング時間は変化する。

【０００３】

【発明が解決しようとする課題】この発明の目的は、選
択されたサンプリング期間と、最小の測定エラーで非常
に広帯域の周波数測定を提供することにある。

【０００４】

【課題を解決する手段】この発明は、第１パルスを出力
する基準クロック、上記第１パルスを計数する第１カウ
ンタ、第２パルスを出力する測定クロック、第２パルス
を計数する第２カウンタ、第１カウンタに接続され、第
２パルスに応じて、第１カウンタの内容を記憶する第１
記憶手段、第３パルスを出力するサンプリング用クロッ
ク、第１記憶手段に接続され、第３パルスに応答して第
１記憶手段の内容を記憶する第２記憶手段、第２カウン
タに接続され、第３パルスに応答して第２カウンタの内
容を記憶する第３記憶手段とを備えたことを特徴とする
超広帯域周波数測定装置である。

【０００５】

【作用】第１カウンタ２の内容が測定信号の立ち上がり
または立ち下がりエッジで第１記憶手段３に記憶され、
そして第２カウンタ８の内容が更新される。割込要求が
生じる毎に第１記憶手段３の内容が第２記憶手段４に記
憶される。第２カウンタの内容は第３記憶手段９に記憶
される。今回と前回の割込時の第２記憶手段の内容の差
と、第３記憶手段の内容の差にもとづいて測定周波数が
計算される。

【０００６】この発明のシステムにおいてはパルス計数
値と１つのパルス中のある区間（ｆｒａｃｔｉｏｎａｌ
　ｐｕｌｓｅ　ｐｅｒｉｏｄ）が二重にバッファリング
され、ソフトウエアの割込ルーチンへのデータ情報の転
送の間にデータ情報の変化が生じないようにされる。サ
ンプリング期間は、測定の間、随意に変化し、あるいは
固定される。

【０００７】この発明の他の目的態様及び効果は以下に
説明するこの発明の実施例の記述により明らかとなる。

【０００８】

【実施例】図１はこの発明のマイクロコンピュータを用
いた超広帯域周波数測定システムの実施例を示す図であ
る。未知の周波数の入力パルス信号は外部信号源（図示
せず）により発生する。この信号源は共振型トランスジ
ューサー、磁気ピックアップ、ロータリーエンコーダ、
信号発生器などである。入力信号ＥＡ及びＥＢは二重パ
ルス同期ユニット７への信号である。例えばインクリメ
ンタル光エンコーダは９０°の位相差を持った二つの信
号ＥＡ及びＥＢを発生する。

【０００９】マイクロプロセッサ１０はバス１１に双方
向に接続される。モジュラスレジスタ１の入力はバス１
１に接続される。第１のカウンタ２の出力は第１の記憶
装置３の入力端子に接続される。第１の記憶装置３の出
力は第２の記憶装置４の入力に接続される。第２の記憶
装置４の出力はバス１１に接続される。制御レジスタ５
の入力はバス１１に接続される。制御レジスタ５の出力
は制御論理回路６の入力に接続される。第２カウンタ８
の出力は第３記憶装置９の入力に接続される。第３記憶
装置９の出力はバス１１に接続される。

【００１０】二重パルス同期ユニット７の制御出力反転
ＥＮＰは第２カウンタ８の計数制御イネーブル入力反転
ＥＮＰと第１の記憶装置３の制御入力ＰＬとに接続され
る。二重パルス同期ユニット７の出力Ｕ／反転Ｄは第２
カウンタ８のアップ／ダウン制御入力に接続される。両
方の記号は本発明の方法を用いて同期のためのＤ型のフ
リップフロップに加えて、エンコーダインターフェイス
のために発生する。第１カウンタ２のターミナル計数制
御出力ＴＣは制御論理回路６の制御入力ＴＣに接続され
る。第１のカウンタ２の記憶制御入力ＰＬは制御論理回
路６の制御出力ＬＯＡＤに接続される。第２の記憶装置
４の記憶制御入力ＰＬは制御論理回路６の制御出力ＣＡ
ＰＴに接続される。第３記憶装置９の記憶制御入力ＰＬ
は制御論理回路６の制御出力ＣＡＰＴに接続される。タ
ーミナル計数出力の記号ＴＣは基準クロック信号と通常
は同期しているので、記号ＣＡＰＴは同期用の一つのＤ
型フリップフロップで発生される。制御論理回路６の制
御出力ＩＮＴはマイクロプロセッサ１０の割込入力端子
に接続される。

【００１１】図２は上記超広帯域周波数測定システムの
動作を示すタイミングチャートである。入力信号ＥＡと
ＥＢの立ち上りエッジと立ち下りエッジは反転基準クロ
ックｆＣと同期しており、信号反転ＥＮＰとＵ／反転Ｄ
とを発生する。信号反転ＥＮＰは第２カウンタ８の計数
を起動（イネーブル）するために用いられる。信号Ｕ／
反転Ｄは第２カウンタ８の計数方向を決定するために用
いられる。信号反転ＥＮＰは第１カウンタ２の内容を第
１記憶装置３に記憶するためにも用いられる。

【００１２】第１カウンタ２はターミナル計数記号ＴＣ
を発生させるためにモジュラスタイマーとして又はフリ
ーランニングタイマーとして用いられる。これらの二つ
の機会の間の相違はモジュラスレジスタの内容ＮＣによ
る。もしこの内容が最大値であればカウンタ２はフリー
ランニングタイマーとして用いられる。もしこの内容が
最大値よりも小さければ第１カウンタ２はモジュラスタ
イマーとして用いられる。どちらの場合も時間差の公式
は同じである。第１カウンタ２がモジュラスタイマーと
して用いられ計数期間中に内容が０になると信号ＴＣ、
ＬＯＡＤ、ＩＮＴ及びＣＡＰＴは基準クロックｆＣと同
期する。しかしながら第１カウンタ２がフリーランニン
グタイマーとして用いられる場合には信号ＩＮＴとＣＡ
ＰＴたとえば外部のモジュラスタイマーによって発生す
る別の外部記憶要求信号ＥＸＴに応じて基準クロックｆ
Ｃと同期している。信号ＬＯＡＤはモジュラスレジスタ
１の予め定められた値ＮＣをカウンタ２へロードする。 信号ＩＮＴはマイクロプロセッサ１０の現在のプログラ
ムの実行を中断させる割込み要求を発生する。信号ＣＡ
ＰＴは第２カウンタ８の内容を第３記憶装置９へ記憶さ
せる。この信号ＣＡＰＴは第１記憶装置３の内容を第２
記憶装置４へ記憶させる。それ故、信号ＣＡＰＴはサン
プリングクロックとして用いられる。

【００１３】図３はこの発明の超広帯域周波数測定シス
テムの初期化動作を示すフローチャートである。この図
３と図４において（）で囲まれた数字は動作ステップを
示す。ステップ（０１）において適当なデータが制御レ
ジスタ５に入力されることにより測定プロセスは停止す
る。ステップ（０２）に於いて上記予め定められた値Ｎ
Ｃはモジュラスレジスタ１へロードされる。ステップ（
０３）に於いて時間インターバルの和Σはゼロに初期化
される。ステップ（０４）において計算された周波数ｆ
Ｍはゼロに初期化される。ステップ（０５）に於いてパ
ルス存在フラグＦＩＮＤＡはゼロに初期化される。ステ
ップ（０６）に於いて適当なデータを制御レジスタ５に
入力することにより測定プロセスが開始される。開始の
間モジュラスレジスタ１の内容ＮＣが第１カウンタ２に
ロードされ、第１記憶装置３の内容が第２記憶装置４に
記憶され、第２カウンタ８の内容が第３記憶装置９に記
憶される。これらの記憶動作は第２カウンタ８の最も最
近の内容を得るために用いられ、その内容はステップ（
０７）の初期値として用いられる。

【００１４】図４はこの発明の超広帯域周波数測定シス
テムの動作を説明するためのフローチャートである。割
込み要求が発生すると実行中のプログラムは中断される
。ステップ（１）において第２記憶装置４の内容はメモ
リー内の第２のあらかじめ与えられた記憶位置Ｂに記憶
される。ステップ（２）において第３の記憶装置９の内
容がメモリーの第４のあらかじめ与えられた記憶位置Ｄ
に記憶される。上記２つの記憶動作の間に発生する外部
パルスは、これらの内容は割込み要求信号の発生の間に
生じたものであるから特に重要なものではない。ステッ
プ（３）においてメモリーの第３の所定位置Ｃの内容と
上記メモリーの第４の所定位置Ｄの内容の間のパルス差
ＮＰが計算される。ステップ（４）において、メモリー
の第１の所定の記憶位置Ａの内容とメモリーの所定位置
Ｂの内容との時間差ＮＴがモジュラスレジスタ１の前回
の内容ＮＣＯを用いて計算される。ステップ（５０）か
ら（６１）において第１のカウンタ用の基準クロックの
周波数ｆＣ、パルス差ＮＰ及び時間差ＮＴを用いて周波
数ｆＭが計算される。ステップ（６）においてメモリー
の第２の所定記憶位置Ｂの内容がメモリーの第１の所定
記憶位置Ａに記憶されるステップ（７）においてメモリ
ーの第４の所定の記憶位置Ｄの内容がメモリーの第３所
定記憶位置Ｃに記憶される。ステップ（８）において現
在の内容ＮＣはモジュラスレジスタ１の以前の内容ＮＣ
Ｏに代わって記憶される。モジュラスレジスタ１用の新
しい所定の値ＮＣは現在値ＮＣと測定周波数ｆＭとに従
って計算される。この種の計算は、速く変化する入力周
波数の測定の間の長いサンプリング時間によって生じる
ダイナミック測定エラーを減少するために、もし必要な
らば最適化測定システムにおいて用いられる。ステップ
（１０）において新しい値ＮＣがモジュラスレジスタ１
へ転送される。

【００１５】上記の初期ルーチンが実行されたのちフラ
グＦＩＮＤＡがステップ（５０）でゼロとなる。第２カ
ウンタ８の内容はスタートの時に第３記憶装置９に記憶
されてしまっている。測定開始と第１の割込み要求との
間に入力信号パルスの立ち上がり又は立ち下がりエッジ
が一つもない時にはステップ（５１）でパルス差ＮＰが
ステップ（５１）でゼロとなる。この事実によってフラ
グＦＩＮＤＡはゼロを保っている。もしパルス差ＮＰが
ゼロでない時には上記フラグＦＩＮＤＡはステップ（５
２）で論理１に変えられる。割込みルーチンを介しての
次のパス（ｐａｓｓ）はフラグＦＩＮＤＡによって周波
数計数へ再び向けられる。サンプリング時間の間に入力
信号パルスの立ち上がり又は立ち下がりエッジが一つも
ない時にはステップ（５３）においてパルス差ＮＰはゼ
ロとなり測定周波数ｆＭはゼロとして計算される。しか
しながら周波数計算に代えて、超広帯域アルゴリズムは
パルス差ＮＰが最初はゼロであった１つの割込みルーチ
ンとパルス差ＮＰがゼロでない別の割込みルーチンとの
間の時間インターバルの合計として時間インターバルの
合計Σを用いる。ステップ（５３）においてパルス差Ｎ
Ｐがゼロである時毎にステップ（５４）において時間イ
ンターバルの合計Σに時間インターバルＮＣＯ＋１が追
加される。ステップ（５５）において時間インターバル
合計ΣがΣｍａｘになる以前に入力信号パルスの立ち上
がり及び／又は立ち下がりエッジが発生しない時には測
定プロセスは、ステップ（５６）において時間インター
バル合計Σに対してゼロ、ステップ（５７）において計
算された周波数ｆＭに対してゼロをステップ（５８）に
おいてフラグＦＩＮＤＡに対してゼロを用いて初期化さ
れる。

【００１６】ステップ（５３）においてパルス差がゼロ
でない時にはステップ（５９）において合計時間差を得
るために時間インターバル合計Σが時間差ＮＴに追加さ
れる。ステップ（６０）において時間インターバル合計
Σが初期化される。ステップ（６１）において測定周波
数ｆＭはｆＭ＝ｆＣ・ＮＰ／（Ｍ・ＮＴ）として計算さ
れる。ここでＭは二重パルス同期ユニット７に応じて１
、２又は４である倍率である。

【００１７】図２は上記した内容を表す例として用いら
れる。第２記憶装置の内容はＡ＝１とＢ＝３である。第
３記憶装置の内容はＣ＝４およびＤ＝２である。モジュ
ラスレジスターの内容はＮＣ＝９である。パルス差はＮ
Ｐ＝Ｃ−Ｄ＝２である。時間差はＮＰ＝ＮＣ−Ｂ＋Ａ＋
１＝８である。測定クロック（反転ＥＮＰ信号）の周波
数はｆＥ＝ｆＣ・ＮＰ／ＮＴ＝ｆＣ／４である。この周
波数はｆＭ＝ｆＥ／Ｍに従って倍率Ｍを用いて外部信号
ＥＡおよびＥＢの周波数ｆＭに比例したものである。サ
ンプリング時間はＴＳ＝（ＮＣ＋１）／ｆＣであるから
、この発明の超広帯域周波数測定システムのどのような
応用においてもこの例で用いたＮＣ＝９よりも大きいモ
ジュラスレジスタの内容ＮＣを特徴とする。

【００１８】

【発明の効果】可変周波数の測定の間における安定した
周波数測定の間の相対エラーとダイナミックエラーとの
間の妥協を探ることに代えてこの発明の広帯域周波数測
定システムはよりよい方法と装置を提供する。この発明
の方法は従来の方法では成し得なかった非常に低い周波
数の測定も出来る。さらに非常に短いサンプリング時間
を用いて非常に速い応答を有する測定システムを提供で
き、周波数変化が速くてもダイナミックエラーを小さく
することができる。

【図面の簡単な説明】

【図１】　　この発明のマイクロプロセッサを用いた超
広帯域周波数測定システムの一例を示すブロック図であ
る。

【図２】　　図１の実施例の測定中のタイミング図であ
る。

【図３】　　図１の実施例の初期化ルーチンのフローチ
ャートである。

【図４】　　この発明の超広帯域周波数測定を実行する
割込みルーチンを示すフローチャートである。

【符号の説明】

１　　モジュラスレジスタ ２　　第１カウンタ ３　　第１記憶装置 ４　　第２記憶装置 ５　　制御レジスタ ６　　制御論理回路 ７　　同期ユニット ８　　第２カウンタ ９　　第３記憶装置

Claims (12)

【特許請求の範囲】
1. 【請求項１】　　第１パルスを出力する基準クロック、
   上記第１パルスを計数する第１カウンタ、第２パルスを
   出力する測定クロック、第２パルスを計数する第２カウ
   ンタ、第１カウンタに接続され、第２パルスに応じて、
   第１カウンタの内容を記憶する第１記憶手段、第３パル
   スを出力するサンプリング用クロック、第１記憶手段に
   接続され、第３パルスに応答して第１記憶手段の内容を
   記憶する第２記憶手段、第２カウンタに接続され、第３
   パルスに応答して第２カウンタの内容を記憶する第３記
   憶手段とを備えたことを特徴とする超広帯域周波数測定
   装置。
2. 【請求項２】　　第１、第２、第３記憶手段はそれぞれ
   第１、第２、第３レジスタである請求項１記載の測定装
   置。
3. 【請求項３】　　次回の計数可能なイベントに応答して
   、基準クロックの反転信号とともに第２パルスを同時に
   発生する同期手段をさらに備えた請求項１記載の測定装
   置。
4. 【請求項４】　　同期手段はロータリーエンコーダまた
   は同類の手段により供給される、両入力信号の位相ずれ
   を用いて第２カウンタの計数方向を決定する手段をさら
   に備えている請求項３記載の測定装置。
5. 【請求項５】　　第１カウンタの内容が所定の値になっ
   たことに応じてターミナル計数信号を出力する手段と、
   ターミナル計数信号に応じて所定の値を第１カウンタに
   記憶させるモジュラスレジスタと、ターミナル計数信号
   に応じて第３パルスを基準クロックと同時に発生させる
   同期手段とを備えた請求項１記載の測定装置。
6. 【請求項６】　　第１カウンタのスタートに応じて１個
   の第３パルスを発生する手段をさらに備えた請求項１記
   載の測定装置。
7. 【請求項７】　　外部記憶要求信号に応じて基準クロッ
   クと同時に第３パルスを発生する同期手段をさらに備え
   た請求項１記載の測定装置。
8. 【請求項８】　　少なくとも１つの割込入力端子を有す
   る１つのマイクロプロセッサ、第３パルスに応じて発生
   した割込要求信号を上記割込入力端子に印加する手段、
   複数の予め定められた記憶位置を有するメモリ、第２の
   記憶手段の内容を読み出して、上記メモリの第２の予め
   与えられた記憶位置に記憶させる手段、第２の予め与え
   られた記憶位置の内容を読み出して、上記メモリの予め
   与えられた第１の記憶位置に記憶させる手段、第３の記
   憶手段の内容を読み出して、上記メモリの第４の予め与
   えられた記憶位置に記憶させる手段、第４の予め与えら
   れた記憶位置の内容を読み出して、上記メモリの予め与
   えられた第３の記憶位置に記憶させる手段、メモリの上
   記第３と第４の予め与えられた記憶位置の内容の差を求
   めることにより、パルスの差を数える手段、メモリの上
   記第１と第２の予め与えられた記憶位置の内容の差を求
   めることにより、時間差を数える手段、パルス差と時間
   差の比を求めることにより周波数を測定する手段とを備
   えた請求項１記載の測定装置。
9. 【請求項９】　　第３パルスに応答して割込要求信号を
   生成すること、実行中のプログラムに割込を行うことを
   含む割込過程、第２記憶手段の内容をメモリの第２の指
   定位置へ記憶させること、第３記憶手段の内容を上記メ
   モリの第４の指定位置へ記憶させることを含む記憶過程
   と、上記メモリの第４の指定位置の内容と第３の指定位
   置の内容との差によってパルスの差を計数すること、メ
   モリの第２の指定位置の内容と第１の指定位置の内容と
   の差によって時間差を計数すること、予め定められてい
   る関係にしたがって上記時間差と上記パルス差との比に
   よって周波数を計数することを含む計数工程と、上記メ
   モリの第２の指定位置の内容を第１の指定位置に記憶さ
   せること、上記メモリの第４の指定位置の内容を第３の
   指定位置に記憶させることを含む再記憶過程とを有する
   ことを特徴とする請求項８記載の測定装置を用いて周波
   数を決定する方法。
10. 【請求項１０】　　計数過程は、 （ａ）ゼロ以外のパルス差に応答して、パルス存在フラ
    グの初期値を変更すること、 （ｂ）初期値とは異なっている上記パルス存在フラグに
    応答してパルス差をゼロと比較することを含む過程を含
    んでいる請求項９記載の周波数決定方法。
11. 【請求項１１】　　パルス差をゼロと比較する過程は、
    （ｂ−１）ゼロに等しいパルス差に応じてモジュラスレ
    ジスタの内容を時間インターバルの和に加算し、（ｂ−
    ２）ゼロに等しいパルス差に応じて、上記時間インター
    バルの和を所定の最大時間インターバルの和と比較し、 （ｂ−３）時間インターバルの和が所定の最大時間イン
    ターバルの和より大であるときその時間インターバルの
    和を初期化し、 （ｂ−４）上記時間インターバルの和が上記時間インタ
    ーバルの和の最大値を越えたことに応答して計算された
    周波数を初期化し、 （ｂ−５）上記時間インターバルの和が上記所定の時間
    インターバルの和の最大値を越えたことに応じて上記パ
    ルス存在フラグを初期化する過程を含む請求項１０記載
    の周波数決定方法。
12. 【請求項１２】　　パルス差をゼロと比較する過程は、
    （ｂ−６）パルス差がゼロでないことに応じて時間イン
    ターバルの和を、モジュラスレジスタの内容を用いて上
    記時間差に追加すること、 （ｂ−７）パルス差がゼロでないことに応じて上記時間
    インターバルの和を初期化すること、 （ｂ−８）パルス差がゼロでないことに応じて、上記パ
    ルス差と時間差との所定の関係に従い、周波数を計算す
    ることを含む請求項１０記載の周波数決定方法。