JPH04208786A - Ｍｕｓｅ／ｎｔｓｃコンバータ - Google Patents
Ｍｕｓｅ／ｎｔｓｃコンバータInfo
- Publication number
- JPH04208786A JPH04208786A JP2408674A JP40867490A JPH04208786A JP H04208786 A JPH04208786 A JP H04208786A JP 2408674 A JP2408674 A JP 2408674A JP 40867490 A JP40867490 A JP 40867490A JP H04208786 A JPH04208786 A JP H04208786A
- Authority
- JP
- Japan
- Prior art keywords
- muse
- signal
- circuit
- conversion
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229940028444 muse Drugs 0.000 title claims abstract description 38
- GMVPRGQOIOIIMI-DWKJAMRDSA-N prostaglandin E1 Chemical compound CCCCC[C@H](O)\C=C\[C@H]1[C@H](O)CC(=O)[C@@H]1CCCCCCC(O)=O GMVPRGQOIOIIMI-DWKJAMRDSA-N 0.000 title claims abstract description 38
- 238000006243 chemical reaction Methods 0.000 claims abstract description 61
- 238000005070 sampling Methods 0.000 claims abstract description 23
- 230000001360 synchronised effect Effects 0.000 claims description 23
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000012952 Resampling Methods 0.000 abstract description 8
- 238000000034 method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［０００１１
【産業上の利用分野］本発明はＭＵＳＥ／ＮＴＳＣコン
バータ、特にワイドモード、ズームアツプモード等の複
数の変換モードを有するＭＵＳＥ／ＮＴＳＣコンバータ
に関する。 ［０００２］ 【従来の技術】現在衛星放送等においてハイビジョン放
送という新しいメディアの放送が定期的に運用され始め
ている。このハイビジョンという方式は現行のＮＴＳＣ
方式より臨場感があり、且つ高精細度の画像を提供する
目的で、走査線数が１１２５本（ＮＴＳＣ方式では５２
５本）、アスペクト比が１６：９（ＮＴＳＣ方式では４
：３）に設定されている（日経エレクトロニクス１９８
６、 ９． ８． Ｎｏ、４０３）。このハイビジョン
の画像は２０ＭＨｚの映像信号帯域幅をもち、ＭＵＳＥ
（ＭｕｌｔｉｐｌｅＳｕｂ−Ｎｙｑｕｉｓｔ−Ｓ ａｍ
ｐｌ ｉｎｇ Ｅｎｃｏｄｉｎｇ）と呼ばれる帯域圧縮
方式にて８．１ＭＨｚまで帯域圧縮されて送られてくる
。 ［０００３］従って、ＮＴＳＣ方式の受像機ではハイビ
ジョン放送を見ることができず、専用のワイドアスペク
ト化された陰極線管（ＣＲＴ）や液晶プロジェクタ等が
必要である。 ［０００４］Ｌかし一方では、広く普及しているアスペ
クト比４：３のＮＴＳＣ方式ＴＶ受像機にこの新しいメ
ディアを表示できるようにするＭＵＳＥ／ＮＴＳＣコン
バータの開発も進められている。 ［０００５］このＭＵＳＥ／ＮＴＳＣ変換の方法は現在
二連りがある。 ［０００６］ （ａ）アスペクト比１６：９の画像の一
部分を拡大してアスペクト比４：３の受像機に表示する
ズームアツプモード。 ［０００７］ （ｂ）１６：９の画像をそのまま４：３
の画面の中に表示するワイドモード（この方法では画面
の上下に可視ブランク領域が生じる）。 ［０００８］これら二つの変換モードはそれぞれ利点を
有しており、ＭＵＳＥ／ＮＴＳＣコンバータにおいては
これら二つの変換モードが適宜切換えられるものが望ま
しい。 ［０００９］ ＭＵＳＥ／ＮＴＳＣ変換する場合は、ま
ずサンプリング周波数（１６，２ＭＨｚ）と同一のリサ
ンプルクロックで、受信されたＭＵＳＥ信号のりサンプ
ルを行う必要があり、基準クロック信号（例えば３２．
４ＭＨｚ）を加工してＭＵＳＥ信号と同じ周波数のリサ
ンプルクロック（１６，２ＭＨｚ）を生成し、Ｐ Ｌ
Ｌ （Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）動作によ
りＭＵＳＥ信号と位相を同期させる。 ［００１０１
バータ、特にワイドモード、ズームアツプモード等の複
数の変換モードを有するＭＵＳＥ／ＮＴＳＣコンバータ
に関する。 ［０００２］ 【従来の技術】現在衛星放送等においてハイビジョン放
送という新しいメディアの放送が定期的に運用され始め
ている。このハイビジョンという方式は現行のＮＴＳＣ
方式より臨場感があり、且つ高精細度の画像を提供する
目的で、走査線数が１１２５本（ＮＴＳＣ方式では５２
５本）、アスペクト比が１６：９（ＮＴＳＣ方式では４
：３）に設定されている（日経エレクトロニクス１９８
６、 ９． ８． Ｎｏ、４０３）。このハイビジョン
の画像は２０ＭＨｚの映像信号帯域幅をもち、ＭＵＳＥ
（ＭｕｌｔｉｐｌｅＳｕｂ−Ｎｙｑｕｉｓｔ−Ｓ ａｍ
ｐｌ ｉｎｇ Ｅｎｃｏｄｉｎｇ）と呼ばれる帯域圧縮
方式にて８．１ＭＨｚまで帯域圧縮されて送られてくる
。 ［０００３］従って、ＮＴＳＣ方式の受像機ではハイビ
ジョン放送を見ることができず、専用のワイドアスペク
ト化された陰極線管（ＣＲＴ）や液晶プロジェクタ等が
必要である。 ［０００４］Ｌかし一方では、広く普及しているアスペ
クト比４：３のＮＴＳＣ方式ＴＶ受像機にこの新しいメ
ディアを表示できるようにするＭＵＳＥ／ＮＴＳＣコン
バータの開発も進められている。 ［０００５］このＭＵＳＥ／ＮＴＳＣ変換の方法は現在
二連りがある。 ［０００６］ （ａ）アスペクト比１６：９の画像の一
部分を拡大してアスペクト比４：３の受像機に表示する
ズームアツプモード。 ［０００７］ （ｂ）１６：９の画像をそのまま４：３
の画面の中に表示するワイドモード（この方法では画面
の上下に可視ブランク領域が生じる）。 ［０００８］これら二つの変換モードはそれぞれ利点を
有しており、ＭＵＳＥ／ＮＴＳＣコンバータにおいては
これら二つの変換モードが適宜切換えられるものが望ま
しい。 ［０００９］ ＭＵＳＥ／ＮＴＳＣ変換する場合は、ま
ずサンプリング周波数（１６，２ＭＨｚ）と同一のリサ
ンプルクロックで、受信されたＭＵＳＥ信号のりサンプ
ルを行う必要があり、基準クロック信号（例えば３２．
４ＭＨｚ）を加工してＭＵＳＥ信号と同じ周波数のリサ
ンプルクロック（１６，２ＭＨｚ）を生成し、Ｐ Ｌ
Ｌ （Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）動作によ
りＭＵＳＥ信号と位相を同期させる。 ［００１０１
【発明が解決しようとする課題］上記のように、異なっ
た二通り（または複数通り）の変換を独立した変換回路
でそれぞれ実現するコンバータにおいて、受信されたＭ
ＵＳＥ信号のサンプリング周波数に位相同期したリサン
プルクロックを生成する場合、各々の変換回路にＰＬＬ
回路を設けて同期をとればよいが、部品数や製造工程が
増加し、非常に効率が悪い。 ［００１１］そこで、ある一つの変換回路において、Ｐ
ＬＬ動作で位相同期をとったリサンプルクロックを生成
する基準クロック信号を、他の変換回路に与えればよい
。しかし、この場合側々の変換回路素子（ＬＳＩ）のば
らつきにより、時々同期がとれない現象が起きるという
問題点がある。 ［００１２］ 【課題を解決するための手段】本発明は、ＭＵＳＥ／Ｎ
ＴＳＣ変換機能を有する変換回路を少なくとも二つ以上
備えるＭＵＳＥ／ＮＴＳＣコンバータにおいて、前記変
換回路の全てに印加されるＭＵＳＥ信号のサンプリング
周波数と同一のリサンプルクロックを生成するための基
準クロック信号を発生する単一の基準クロック信号発生
源と、前記変換回路のいずれか一つにおいてＭＵＳＥ信
号のサンプリング周波数と前記リサンプルクロックの位
相を同期させる単一のＰＬＬ回路とを備え、前記基準ク
ロック信号を他の変換回路にも共用してそれぞれリサン
プルクロックを生成し、該変換回路においてはＰＬＬ動
作なしにＭＵＳＥ信号のサンプリング周波数と同期させ
ることを特徴とするものである。 ［００１３］
た二通り（または複数通り）の変換を独立した変換回路
でそれぞれ実現するコンバータにおいて、受信されたＭ
ＵＳＥ信号のサンプリング周波数に位相同期したリサン
プルクロックを生成する場合、各々の変換回路にＰＬＬ
回路を設けて同期をとればよいが、部品数や製造工程が
増加し、非常に効率が悪い。 ［００１１］そこで、ある一つの変換回路において、Ｐ
ＬＬ動作で位相同期をとったリサンプルクロックを生成
する基準クロック信号を、他の変換回路に与えればよい
。しかし、この場合側々の変換回路素子（ＬＳＩ）のば
らつきにより、時々同期がとれない現象が起きるという
問題点がある。 ［００１２］ 【課題を解決するための手段】本発明は、ＭＵＳＥ／Ｎ
ＴＳＣ変換機能を有する変換回路を少なくとも二つ以上
備えるＭＵＳＥ／ＮＴＳＣコンバータにおいて、前記変
換回路の全てに印加されるＭＵＳＥ信号のサンプリング
周波数と同一のリサンプルクロックを生成するための基
準クロック信号を発生する単一の基準クロック信号発生
源と、前記変換回路のいずれか一つにおいてＭＵＳＥ信
号のサンプリング周波数と前記リサンプルクロックの位
相を同期させる単一のＰＬＬ回路とを備え、前記基準ク
ロック信号を他の変換回路にも共用してそれぞれリサン
プルクロックを生成し、該変換回路においてはＰＬＬ動
作なしにＭＵＳＥ信号のサンプリング周波数と同期させ
ることを特徴とするものである。 ［００１３］
【作用】本発明は前記のような構造を有しており、一つ
の変換回路においてＰＬＬ動作でＭＵＳＥ信号のサンプ
リング周波数と基準クロック信号より生成されるリサン
プルクロックの同期をとる。次に、この基準クロック信
号を他の変換回路にも基準クロック信号としてそのまま
入力する。ＬＳＩのばらつきにより、他の変換回路で同
期がとれない場合は、前記のＰＬＬ回路をリセットして
再度ＰＬＬ回路動作させて全変換回路の同期をとる。 ［００１４］
の変換回路においてＰＬＬ動作でＭＵＳＥ信号のサンプ
リング周波数と基準クロック信号より生成されるリサン
プルクロックの同期をとる。次に、この基準クロック信
号を他の変換回路にも基準クロック信号としてそのまま
入力する。ＬＳＩのばらつきにより、他の変換回路で同
期がとれない場合は、前記のＰＬＬ回路をリセットして
再度ＰＬＬ回路動作させて全変換回路の同期をとる。 ［００１４］
【実施例】本発明を図面に基づいて説明する。第１図は
ＭＵＳＥ／ＮＴＳＣコンバータに、ワイドモード及びズ
ームアツプモードの二つの変換回路が設けられた場合の
一実施例である。 ［００１５］まず受信されたＭＵＳＥ信号ａが分岐され
、ワイドモード変換回路１とズームアツプモード変換回
路２に印加される。ワイドモード変換回路１及びズーム
アツプモード変換回路２はその内部に分周回路３、比較
回路４及びＤ／Ａコンバータ５を内蔵している。ここで
分周回路３は基準クロック信号すを分周してＭＵＳＥ信
号ａのサンプリング周波数と等しいリサンプルクロック
Ｃを生成し、比較回路４はＭＵＳＥ信号ａのサンプリン
グ周波数とリサンプルクロックＣの位相を比較して同期
比較信号ｄを出力すると共に［同期している／同期して
いない」を表す同期ロック信号ｅを出力する。 ［００１６］同期比較信号ｄはＤ／Ａコンバータ５を介
してワイドモード変換回路１の外部へ制御信号ｆとして
出力される。そしてこの制御信号ｆはオペアンプ６にお
いてインピーダンス補正され、抵抗７で増幅されて入力
信号ｇとなり、基準クロック発振器（ＶＣＸＯ）８を制
御する。 ［００１７］次に、ＶＣＸＯ８から出力される基準クロ
ック信号すは、ＰＬＬ回路構成によりフィードバックさ
れてワイドモード変換回路１内の分周回路３に入力され
、前記の動作を繰り返す。この一連のＰＬＬ動作によっ
てＭＵＳＥ信号ａとリサンプルクロックＣの位相が同期
する。 ［００１８］ ＭＵＳＥ信号ａのサンプリング周波数と
リサンプルクロックＣの位相が同期すると、同期ロック
信号ｅは「同期していない」から１内期している」に変
化してアナログスイッチｓｗｌをオンする。一方、ＭＵ
ＳＥ信号ａのサンプリング周波数と位相同期したリサン
プルクロックＣを生成する基準クロック信号すはズーム
アツプモード変換回路２へ入力される。ズームアツプモ
ード変換回路２では、ワイドモード変換回路１の場合と
同様に、基準クロック信号すにより生成されるリサンプ
ルクロックＣ゛とＭＵＳＥ信号ａのサンプリング周波数
の信号比較が比較回路４゛において行われ、「同期して
いる／同期していない」の同期ロック信号ｅ゛を生成す
る。また抵抗７とｖｃｘｏｓとの間にはアナログスイッ
チｓｗ２が設けられており、その一方は接地されている
。そしてこのアナログスイッチｓｗ２はＳＷＩがオンの
時のみズームアツプモード変換回路２の同期ロック信号
ｅ゛の「同期している／同期していない」によってオフ
／オンする。 ［００１９］従って、ＬＳＩのばらつき等で稀に、ワイ
ドモード変換回路１にて同期したリサンプルクロックＣ
を生成する基準クロック信号すにより、ズームアツプモ
ード変換回路２において生成されるリサンプルクロック
Ｃ°が同期しなかった場合、同期ロック信号ｅ゛がアナ
ログスイッチｓｗ２をオンして強制的に同期を外す。ワ
イドモード変換回路１の同期が外れると、ワイドモード
変換回路１内の比較回路４の同期ロック信号ｅは「同期
している」から「同期していない」に変化して、アナロ
グスイッチｓｗｌをオフしてＰＬＬ回路により再度同期
動作を行う。その後ワイドモード変換回路１とズームア
ツプモード変換回路２の両方が同期した時は、ズームア
ツプモード変換回路２の同期ロック信号ｅ“は「同期し
ている」を出力するためにアナログスイッチｓｗ２はオ
ンされず、動作を完了する。 ［００２０１上述においては独立した変換回路が二つの
場合を例示したが、二つ以上の場合でも同様に一つのＰ
ＬＬ回路で全変換回路の入力信号のサンプリング周波数
との同期が行える。 ［００２１１ 【発明の効果］本発明はこのような構成であるから、独
立の変換回路が複数混在するＭＵＳＥ／ＮＴＳＣコンバ
ータおいて、その基準クロック信号を共用する場合、そ
れぞれに対応した同期回路を設ける必要がなく、部品数
や製造工程を削減することができ、簡単に全て同期した
変換回路を実現することができる。更に全ての変換回路
が同時にＭＵＳＥ信号のサンプリング周波数と同期して
いるため、使用時において変換モードの切換えもスムー
ズ且つリアルタイムに処理できる。
ＭＵＳＥ／ＮＴＳＣコンバータに、ワイドモード及びズ
ームアツプモードの二つの変換回路が設けられた場合の
一実施例である。 ［００１５］まず受信されたＭＵＳＥ信号ａが分岐され
、ワイドモード変換回路１とズームアツプモード変換回
路２に印加される。ワイドモード変換回路１及びズーム
アツプモード変換回路２はその内部に分周回路３、比較
回路４及びＤ／Ａコンバータ５を内蔵している。ここで
分周回路３は基準クロック信号すを分周してＭＵＳＥ信
号ａのサンプリング周波数と等しいリサンプルクロック
Ｃを生成し、比較回路４はＭＵＳＥ信号ａのサンプリン
グ周波数とリサンプルクロックＣの位相を比較して同期
比較信号ｄを出力すると共に［同期している／同期して
いない」を表す同期ロック信号ｅを出力する。 ［００１６］同期比較信号ｄはＤ／Ａコンバータ５を介
してワイドモード変換回路１の外部へ制御信号ｆとして
出力される。そしてこの制御信号ｆはオペアンプ６にお
いてインピーダンス補正され、抵抗７で増幅されて入力
信号ｇとなり、基準クロック発振器（ＶＣＸＯ）８を制
御する。 ［００１７］次に、ＶＣＸＯ８から出力される基準クロ
ック信号すは、ＰＬＬ回路構成によりフィードバックさ
れてワイドモード変換回路１内の分周回路３に入力され
、前記の動作を繰り返す。この一連のＰＬＬ動作によっ
てＭＵＳＥ信号ａとリサンプルクロックＣの位相が同期
する。 ［００１８］ ＭＵＳＥ信号ａのサンプリング周波数と
リサンプルクロックＣの位相が同期すると、同期ロック
信号ｅは「同期していない」から１内期している」に変
化してアナログスイッチｓｗｌをオンする。一方、ＭＵ
ＳＥ信号ａのサンプリング周波数と位相同期したリサン
プルクロックＣを生成する基準クロック信号すはズーム
アツプモード変換回路２へ入力される。ズームアツプモ
ード変換回路２では、ワイドモード変換回路１の場合と
同様に、基準クロック信号すにより生成されるリサンプ
ルクロックＣ゛とＭＵＳＥ信号ａのサンプリング周波数
の信号比較が比較回路４゛において行われ、「同期して
いる／同期していない」の同期ロック信号ｅ゛を生成す
る。また抵抗７とｖｃｘｏｓとの間にはアナログスイッ
チｓｗ２が設けられており、その一方は接地されている
。そしてこのアナログスイッチｓｗ２はＳＷＩがオンの
時のみズームアツプモード変換回路２の同期ロック信号
ｅ゛の「同期している／同期していない」によってオフ
／オンする。 ［００１９］従って、ＬＳＩのばらつき等で稀に、ワイ
ドモード変換回路１にて同期したリサンプルクロックＣ
を生成する基準クロック信号すにより、ズームアツプモ
ード変換回路２において生成されるリサンプルクロック
Ｃ°が同期しなかった場合、同期ロック信号ｅ゛がアナ
ログスイッチｓｗ２をオンして強制的に同期を外す。ワ
イドモード変換回路１の同期が外れると、ワイドモード
変換回路１内の比較回路４の同期ロック信号ｅは「同期
している」から「同期していない」に変化して、アナロ
グスイッチｓｗｌをオフしてＰＬＬ回路により再度同期
動作を行う。その後ワイドモード変換回路１とズームア
ツプモード変換回路２の両方が同期した時は、ズームア
ツプモード変換回路２の同期ロック信号ｅ“は「同期し
ている」を出力するためにアナログスイッチｓｗ２はオ
ンされず、動作を完了する。 ［００２０１上述においては独立した変換回路が二つの
場合を例示したが、二つ以上の場合でも同様に一つのＰ
ＬＬ回路で全変換回路の入力信号のサンプリング周波数
との同期が行える。 ［００２１１ 【発明の効果］本発明はこのような構成であるから、独
立の変換回路が複数混在するＭＵＳＥ／ＮＴＳＣコンバ
ータおいて、その基準クロック信号を共用する場合、そ
れぞれに対応した同期回路を設ける必要がなく、部品数
や製造工程を削減することができ、簡単に全て同期した
変換回路を実現することができる。更に全ての変換回路
が同時にＭＵＳＥ信号のサンプリング周波数と同期して
いるため、使用時において変換モードの切換えもスムー
ズ且つリアルタイムに処理できる。
【図１１ ＭＵＳＥ／ＮＴＳＣコンバータに、ワイドモ
ード及びズームアツプモードの二つの変換回路が設けら
れた場合の一実施例の要部ブロック回路図である。 【符号の説明】 １ ワイドモード変換回路 ２ ズームアツプモード変換回路 ３ 分周回路 ４ 比較回路 ｓ ｖｃｘ。
ード及びズームアツプモードの二つの変換回路が設けら
れた場合の一実施例の要部ブロック回路図である。 【符号の説明】 １ ワイドモード変換回路 ２ ズームアツプモード変換回路 ３ 分周回路 ４ 比較回路 ｓ ｖｃｘ。
【図１】
Claims (2)
- 【請求項１】ＭＵＳＥ／ＮＴＳＣ変換機能を有する変換
回路を少なくとも二つ以上備えるＭＵＳＥ／ＮＴＳＣコ
ンバータにおいて、前記変換回路の全てに印加されるＭ
ＵＳＥ信号のサンプリング周波数と同一のリサンプルク
ロックを生成するための基準クロック信号を発生する単
一の基準クロック信号発生源と、前記変換回路のいずれ
か一つにおいてＭＵＳＥ信号のサンプリング周波数と前
記リサンプルクロックの位相を同期させる単一のＰＬＬ
回路とを備え、前記基準クロック信号を他の変換回路に
も共用してそれぞれリサンプルクロックを生成し、該変
換回路においてはＰＬＬ動作なしにＭＵＳＥ信号のサン
プリング周波数と同期させることを特徴とするＭＵＳＥ
／ＮＴＳＣコンバータ。 - 【請求項２】前記ＰＬＬ回路動作により位相同期したリ
サンプルクロックを生成する基準クロック信号を他の変
換回路に印加して該基準クロック信号から同様に生成さ
れるそれぞれのリサンプルクロックと前記ＭＵＳＥ信号
のサンプリング周波数との同期がとれない場合は前記Ｐ
ＬＬ回路の同期を外して再度同期動作を行わせることを
特徴とする請求項１に記載のＭＵＳＥ／ＮＴＳＣコンバ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2408674A JPH04208786A (ja) | 1990-11-20 | 1990-12-28 | Ｍｕｓｅ／ｎｔｓｃコンバータ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31710990 | 1990-11-20 | ||
| JP2-317109 | 1990-11-20 | ||
| JP2408674A JPH04208786A (ja) | 1990-11-20 | 1990-12-28 | Ｍｕｓｅ／ｎｔｓｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04208786A true JPH04208786A (ja) | 1992-07-30 |
Family
ID=26568916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2408674A Pending JPH04208786A (ja) | 1990-11-20 | 1990-12-28 | Ｍｕｓｅ／ｎｔｓｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04208786A (ja) |
-
1990
- 1990-12-28 JP JP2408674A patent/JPH04208786A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100449116B1 (ko) | 영상신호처리장치 | |
| JP3357028B2 (ja) | デジタル映像機器のためのクロック供給装置 | |
| US7071996B2 (en) | Synchronizing video formats with dissimilar timing | |
| JP3652009B2 (ja) | クロックジェネレータ | |
| JPH04208786A (ja) | Ｍｕｓｅ／ｎｔｓｃコンバータ | |
| JP3638443B2 (ja) | ディジタル放送用テレビジョン受信機 | |
| JPH08181604A (ja) | 発振回路 | |
| KR100317289B1 (ko) | 디지털 티브이의 동기신호 보정장치 | |
| JPH10319933A (ja) | ドットクロック発生回路 | |
| GB2295937A (en) | Digital clock generator system for component and composite digital video standards | |
| JPH10290378A (ja) | クロック発生装置 | |
| JPH06292151A (ja) | ハイビジョン信号変換装置 | |
| KR200274172Y1 (ko) | 디지털 그래픽 기능을 이용한 온스크린 디스플레이출력장치 | |
| JPH1028245A (ja) | 映像信号処理装置 | |
| JP2604265B2 (ja) | テレビジョン受像機 | |
| JPH0482481A (ja) | クロック再生装置 | |
| JPH05252438A (ja) | 映像信号サンプリング制御回路 | |
| JPH11136601A (ja) | 液晶パネルの表示変換装置およびこれを用いた液晶表示装置 | |
| JPH06291652A (ja) | Ｐｌｌ回路とそれを用いた液晶表示装置 | |
| JPH10126256A (ja) | クロック発生回路 | |
| JPH0541812A (ja) | 同期信号発生装置 | |
| JPH0998354A (ja) | デジタルテレビジョン信号処理装置 | |
| JPH0730864A (ja) | 信号処理装置及びｍｕｓｅデコーダ | |
| JPH05207395A (ja) | 映像表示装置 | |
| JPH0376493A (ja) | ハイビジョン受信機の時間軸圧縮装置 |