JPH04193560A

JPH04193560A - 印刷制御装置

Info

Publication number: JPH04193560A
Application number: JP2326502A
Authority: JP
Inventors: Tadashi Tsuchiya; 正土屋; Hiroo Fujisaki; 博夫藤崎; Masayuki Kanda; 昌幸神田
Original assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd; Hitachi Information Network Ltd
Current assignee: Hitachi Ltd; Hitachi Information Systems Ltd; Hitachi Computer Engineering Co Ltd
Priority date: 1990-11-28
Filing date: 1990-11-28
Publication date: 1992-07-13
Anticipated expiration: 2015-04-17
Also published as: US5210822A; JP3033844B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、印刷制御装置に関し、特に、印刷制御装置内
に設けられたページイメージのデータを格納するフルド
ツトメモリを効率よく用いる印刷制御装置に関するもの
である。

〔従来の技術〕

レーザプリンタなどのように、印刷データから印刷イメ
ージの像データを作成し、作成した像データを印刷機構
に転送し、印刷結果を得る印刷装置は、印刷イメージの
像データを形成するためのページメモリが備えられる。

ページメモリは、印刷単位の１ペ一ジ分の像データを作
成するためのメモリであり、また、１ビットが印刷用紙
への１ドツトに対応するメモリでもある。このため、フ
ルドツトメモリと呼ばれ、このフルドツトメモリ上に印
刷する像データが展開される。

フルドツトメモリは、印刷イメージと対応させるため１
通常は、２次元座標のアドレスを持ち、そのアドレスは
Ｘレジスタアドレスとｙレジスタアドレスの２つのレジ
スタより与えらる。

ページの印刷形態にはポートレート（縦向き）とランド
スケープ（横向き）の２つある。このため、印刷イメー
ジの像データは、それぞれの向きのページデータをフル
ドツトメモリ上に展開する必要がある。

例えば、４００ｄｐｉ　　（ドツト／インチ）Ａ３サイ
ズ（１１，７’　Ｘ１６．５’　）の印刷領域をフルド
ツトメモリに格納する場合において、ランドスケープ（
縦；　ｌ　１．７’　、横；　１６．５’　）の領域を
収容するため、横方向に１６．５Ｘ４００のビット数が
必要であり、バイト数にして、８２５バイトが必要であ
る。１ワード（４バイト）のアドレスレジスタ　（Ｘ）
を設けるとすると、Ｘ方向のアドレスは８ビットで各ア
ドレスレジスタを指定する。また、直接に１６．５Ｘ４
００のビットの各ビット位置を指定するには、１３ビッ
トのアドレスが必要である。一方、縦方向には、ポート
レート（縦；１６．５’、横；　１１．７”）の領域の
収容のため、１６．５Ｘ４００回（＝６，６００回）の
ラスタ数を計数する必要がある。この計数を行うアドレ
スレジスタ（Ｙ）は、１３ビットのレジスタとなる。

このような印刷領域を展開するフルドツトメモリは、Ｘ
方向アドレスの１３ビットと、Ｙ方向アドレスの１３ビ
ットとの２次元メモリとなり、容量は８メガバイト（Ｍ
Ｂ）となる。一方、Ａ３サイズのポートレート／ランド
スケープの単独のメモリ容量は約３．８６ＭＢであるか
ら、約５４％のメモリが有効利用されない。

なお、この種の２次元メモリによるドツトイメージで印
刷制御を行う装置に関連する公知例としては、例えば、
特開昭６１−７５４２４号公報。

特開昭６０−２０９８８０号公報などが挙げられる。

〔発明が解決しようとする課題〕

ところで、上述のように、フルドツトメモリを２次元ア
ドレス（ｘ、ｙ）で直接に割付けると、アドレス変換の
手間が不要であり、アクセス速度が速いという利点はあ
るが、メモリの有効利用という点では配慮が欠けている
。特に１両面印刷を行うプリンタなどでは、多数のペー
ジをフルドツトメモリに記憶する場合、さらに印刷ドツ
ト密度が、６００ｄｐｉ〜１０００ｄｐｉと高精細にな
る場合には、フルドツトメモリの容量が膨大なものとな
る。

本発明の目的は、２次元アドレス表示された印刷データ
を格納するフルドツトメモリの利用効率が高めて、物理
的なメモリ容量を削減することが可能な印刷制御装置を
提供することにある。

［課題を解決するための手段〕上記目的を達成するため、本発明の印刷制御装置は、１
ビットが印刷用紙への１ドツトに対応するフルドツトメ
モリに印刷データを展開する印刷制御装置において、１
次元アドレスでアクセスするフルドツトメモリと、２次
元アドレス情報を１次元アドレス情報に変換するアドレ
ス変換処理部と、印刷データの用紙内印刷位置を指示す
る２次元アドレス情報をアドレス変換処理部により１次
元アドレスに変換してフルドツトメモリへのアクセスを
行うメモリアクセス制御部とを備えることを特徴とする
。

〔作用〕

これによれば、印刷制御装置には、１次元アドレスでア
クセスするフルドツトメモリと、アドレス変換処理部と
、メモリアクセス制御部とが備えられる。アドレス変換
処理部は、２次元アドレス情報を１次元アドレス情報に
変換する。また、メモリアクセス制御部は、印刷データ
の用紙内印刷位置を指示する２次元アドレス情報が与え
られると、アドレス変換処理部により１次元アドレスに
変換してフルドツトメモリへのアクセスを行う。

印刷データの用紙内印刷位置を指示する２次元アドレス
（ｘ、ｙ）を１次元アドレスＷに変換する処理を行うア
ドレス変換処理部は、用紙のサイズを矩形領域と見なし
て、左上を原点（”ｏ＋ｙｏ）とし、横サイズをＱｈ（
単位はドツト数）とし、また、縦サイズをＱｖ（単位は
ドツト数）とし、この矩形領域内の任意の点を２次元ア
ドレス（ｘ＋ｙ）としているので、１次元アドレスＷは
簡単な代数式により求めることができる。また、高速に
２次元アドレスを１次元アドレスに変換するため、アド
レス変換処理部は、ｙアドレスと用紙横幅との掛算結果
をテーブル形式で記憶する掛算演算メモリを備え、ｙア
ドレスと用紙幅情報とを掛算演算メモリのアドレスとし
て与え、メモリアクセスにより２次元アドレスから１次
元アドレスへの変換を行う。

このため、フルドツトメモリは、１次元アドレスでアク
セスされることになり、印刷サイズの領域の設定の相違
により無駄な空領域がなくなる。

メモリの利用効率が向上するので、物理的に設けるメモ
リ容量は少なくてよい。

また、フルドツトメモリに印刷用紙のページに対する領
域が複数個設けられ、複数ページの領域が設けられる場
合にも、フルドツトメモリは１次元アドレスでアクセス
されるので、各ページの領域が順次に連続して設定され
る。このため、フルドツトメモリは、印刷イメージの各
ページの領域の縦方向の第にラスタの最終印刷データの
格納番地をｎ番地とした時、第に＋１ラスタの先頭印刷
データの格納番地がｎ＋１番地となるようアドレッシン
グされて、連続して複数ページの領域が設定される。

これにより、複数のページがフルドツトメモリに設定さ
れる場合においても、印刷サイズの領域の設定の相違に
より無駄な空領域がなくなり、メモリの利用効率が向上
するので、物理的に設けるメモリ容量は少なくてよい。

〔実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明す
る。

第１図は、本発明の一実施例にかかる印刷制御装置の要
部の構成を示すブロック図である。第１図において、１
は印刷制御装置、２は印刷機構を有するプリンタ、１１
はフルドツトメモリ、１２はメモリ制御部、１３は描画
プロセッサ、１４はプリンタインフェースアダプタ、１
５はメモリアクセス制御部、１６はアドレス変換処理部
である。

第１図のブロック図は、印刷制御装置１におけるフルド
ツトメモリ１１を中心とする周囲の構成の各ブロックを
示している。フルドツトメモリ１１はページに対応する
記憶領域の面が４面設けられており、１面は４ＭＢとな
っている。フルドツトメモリ１１とメモリ制御部を結ぶ
インタフェース１７では、１次元アドレスＷで印刷イメ
ージの像データの送受が行なわれる。メモリ制御部１２
は、メモリアクセス制御部１５およびアドレス変換処理
部１６を備えており、フルドツトメモリ１１に対する書
込み／読み出し制御に加えて、２次元アドレス（ｘ、ｙ
）から１次元アドレスＷへの変換を行う。アドレス変換
処理部１６がメモリ制御部１２に設けられるのは、アド
レス変換処理部を各リクエストソース元に配置してしま
うことによるハードウェア増大を抑えるためである。

メモリ制御部１２と描画プロセッサ１３との間のインタ
フェース１８．およびメモリ制御部１２とプリンタイン
タフェースアダプタ１４との間のインタフェース１９は
それぞれ共に２次元アドレス（ｘ、ｙ）を基本とす、る
メモリインタフェースである。描画プロセッサ１３はフ
ルドツトメモリ１１へ印刷イメージの各ビットデータの
書込みをメモリ制御部１２を介して行い、ドツト展開に
よって各ページの印刷イメージの像データを作成する。

また、プリンタインタフェースアダプタ１４はフルドツ
トメモリ１１から展開された各々のページの像データを
、印刷機構のラスタ動作に対応してメモリ制御部１２を
介して読み出し、プリンタ２に送出する。

メモリ制御部１２において、メモリアクセス制御部ＩＳ
が、フルドツトメモリ１１の各面に対応してメモリアク
セス制御を行い、フルドツトメモリ１１に対するドツト
イメージデータのビット書込み／読み出しを制御する。

また、アドレス変換処理部１６は、２次元アドレス（ｘ
、ｙ）から１次元アドレスＷへの変換処理を行う。この
アドレス変換処理は、後述するように単純な代数式とな
るので、メモリ制御部１２に含まれる処理部で行う構成
としてもよいが、高速性が要求される場合には専用のバ
ードウ′エア回路を設ける。

次に具体的に、印刷データの用紙内印刷位置を指示する
２次元アドレス情報からアドレス変換処理を行い、１次
元アドレスに変換してフルドツトメモリをアクセス処理
を説明する。

印刷密度を４００ｄｐｉとした場合を倒として説明する
。２次元アドレス（ｘ、ｙ）による形状は、用紙サイズ
によって決められる。用紙には、通常、次のような５種
類のサイズがある。

用紙サイズ　　　容量（ＭＢ）Ａ５・・　５．８２’　ｘ　８．２６’　　０．９６Ａ
４・・・８．２６’　ｘｌｌ、７　’　　１．９３Ａ３
・・・１１．７　’　ｘ１６．５　’　　３．８６Ｂ５
・・・７．２　’　ＸＩｏ、１　’　　１．４５Ｂ４・
・・１０．１　’　Ｘ１４．３　’　　２．８８この中
で、Ａ３サイズの用紙サイズが一番形状が大きい、用紙
サイズは短手が上にくるのをポートレート（縦向き）と
称し、長手が上にくるのをランドスケープ（横向き）と
称し、（ｘ、ｙ）の座標の最大値が異なる。これにより
、フルドツトメモリの領域の容量は最大で４ＭＢあれば
、５種類のサイズの用紙がどの向きでも収容できること
になる。したがって、ここでのフルドツトメモリ１１に
おける各ページに対応する記憶領域の面は、１面が４Ｍ
Ｂとなっており、４面分の１６ＭＢが設けられている。

第２図は、フルドツトメモリの１面の構成を示すメモリ
マツプを例示する図である。ここでは理解を容易とする
ため、まず、２次元アドレスにより１ページの領域が設
定される場合を説明する。

１面のフルドツトメモリの領域２０には、印刷イメージ
の像データを格納する１ページの領域が設定される。例
えば、第２図に示すように、フルドツトメモリの１面の
領域２０に、２次元アドレスによるランドスケープ２１
を収容する領域を設定し、またはポートレート２２を収
容する領域を設定する。ここでは、Ａ３のランドスケー
プ２１を２次元アドレス（ｘ、ｙ）で収容した領域の例
と、Ａ３のポートレート２２を２次元アドレス（ＸＩｙ
）で収容した領域の例を示している。

このようなフルドツトメモリの１面の領域２０は４ＭＢ
で構成されるが、２次元アドレスで領域を設定する場合
は、横方向および縦方向は共に８゜１９２ドツトまで、
すなわち各方向は共に２０．４８’までの長さを収容で
きる構成となることが必要である。フルドツトメモリの
１面の領域２０が、このように横方向および縦方向がと
もに８．１９２ビットとなる２次元アドレスでのメモリ
構成とすると、アドレッシングはＸアドレスおよびＸア
ドレスとも１３ビットのアドレスとなる。従って、１ド
ツトをメモリの１ビットに対応させ、Ａ３サイズの用紙
をランドスレーブおよびポートレートの双方に対応させ
ようとすると、２次元アドレス（Ｘ。

ｙ）ではフルドツトメモリの１面の容量は８ＭＢが必要
になる。

しかし、各々のページの印刷データをデザインするとき
の（ＸＩｙ）座標はこのような２次元アドレスであって
も、２次元アドレスＣｘ、ｙ）を１次元アドレスＷに変
換して、メモリアクセスを行うことにより、用紙の向き
は領域の設定に関係がなくなり、かつ用紙サイズに応し
た最小限の容量のメモリ領域で十分となる。このため、
Ａ３サイズの用紙の実質的な面積の１ドツトを１ビット
に対応させた領域分の３．８６ＭＢの容量で十分となる
。このため、フルドツトメモリ１１の１面の領域は４Ｂ
Ｍで構成されるものとなっている。

用紙形状を横（Ｑ　ｈ）と縦（Ｑ　ｖ）の矩形領域とし
、領域内の任意の点の（ｘ、ｙ）座標が２次元アドレス
（ｘ、ｙ）で与えられた場合、これを１次元アドレスＷ
に変換するアドレス変換処理を行い、変換した１次元ア
ドレスＷでアクセスを行う。Ｗは１次の式により計算す
る。

ここで、［］は小数点以下を無視し、整数部のみを表わ
す記号である。

Ｘアドレス値からの計算部分の［ｘ／３２］は、Ｘアド
レス（１３ビット）の５ビットシフトで求められる。こ
れは１ワード（３２ビット；４バイト）でメモリアドレ
スを付与しているためであり、この［ｘ／３２］の計算
により、Ｗの１次元アドレスをワードアドレスとする。

Ｘアドレス値からの計算部分の〔（（ρｈ−１）／３２
）　＋１）は１ラスタのワード数となっている。ただし
、ｎｈは０でない値とする。このＸアドレス値からの計
算部分値は用紙サイズとその向きが決まると、そのペー
ジの書込み／読み呂し中は変化しない固定値である。Ａ
３サイズのポートレートならば、横サイズは、１１．７
’であるから、Ｑ　ｈ　＝４，６８０であり、このとき
の［（（ｆｌ　ｈ−１）／３２）＋１］の値は１４７と
なる。この値（１４７）とＸアドレス値との掛算の項の
計算は１例えば、加算器によるｎ回の加算あるいは乗算
器で求められる。あるいはまた、メモリテーブルの読み
出しにより演算することなく求めるようにしてもよい。

どの方法による演算とするかは５プリンタの印刷機構の
速度を参考にして決められる。プリンタの印刷機構が低
速の場合、高速に演算する必要はないので、メモリ制御
部におけるプログラム処理で上述の式の計算を行う。

この実施例では、メモリテーブルに予じめｙの値に応し
て掛算した値を登録しておく演算方法を用いる場合の一
例を説明する。

フルドツトメモリ１１は、１次元アドレスでアクセスさ
れることになり、印刷サイズの領域の設定の相違による
無駄な空領域がなくなる。このため、フルドツトメモリ
１１に印刷用紙の各ページに対する領域（ページ面）が
複数個設けられる場合、フルドツトメモリは、１次元ア
ドレスでアクセスされるので、各ページの領域が順次に
つめられ連続して設定される。したがって、フルドツト
メモリは、印刷イメージの各ページの領域の縦方向の第
にラスタの最終印刷データの格納番地をｎ番地とした時
、第に＋１ラスタの先頭印刷データの格納番地がｎ＋１
番地となるようアドレッシングされることになる。

これにより、複数のページがフルドツトメモリに設定さ
れる場合においても、各ページの間の印刷サイズの領域
の設定の相違により無駄な空領域がなくなり、メモリの
利用効率が向上する。

第３ａ図、第３ｂ図、第３ｃ図、および第３ｄ図は、そ
れぞれ２次元アドレスとして与えられる印刷制御データ
の各々のレジスタの構成を示す図である。

Ｘアドレスは、第３ａ図に示すように、１３ビットのＸ
アドレスレジスタ３０で与られる。下位５ビット３２は
、１ワードを３２ビットとするため、描画プロセッサ内
で印刷データのビット位置制御に使用され、フルドツト
メモリへは、上位８ビット３１が送られる。また、第３
ｂ図に示すように、Ｙアドレスも同様に１３ビットのＹ
アドレスレジスタ３３で与えられる。Ｙアドレスは、そ
のまま１３ビットがメモリアドレスとして使用されるた
め、フルドツトメモリに送られる。この他に、第３ｃ図
に示すように、フルドツトメモリのどの面を使用するか
の面番Ｐｎを指示する２ビットの面番号レジスタ３４が
設けられている。また、第３ｄ図に示すように、用紙サ
イズＳを指定するため、４ビットの用紙サイズレジスタ
３５が設けられている。用紙サイズレジスタ３５の各ビ
ットにより、用紙の大きさと共に用紙の向きが指定され
、メモリアクセス時に使用される。用紙サイズレジスタ
３５の各々のビットの意味は、左端のビットＯはパ０”
ならばランドスケープを表わし、１１１　＄１ならばポ
ートレートを表わす。ビット１゜ビット２．ビット３の
３ビットで次のように各々の用紙サイズを表わす。

０００　・・・　Ａ３００１　・・・　Ａ４０１０　　・・・　　Ａ３０１１　　　・・・　　Ｂ　５１００　　・・・　　Ｂ４このような各印刷制御データの各レジスタは、描画プロ
セッサ１３の内部に装備され、また、フルドツトメモリ
１１からデータを読み出してプリンタ２に送出するプリ
ンタインタフェースアダプタ１４の内部に装備され、２
次元アドレスでの印刷データが取扱われる。すなわち、
描画プロセッサ１３およびプリンタインタフェースアダ
プタ１４からフルドツトメモリ１１に対する書込み制御
の指示や、読み出し′制御の指示は２次元アドレスで扱
われる。メモリ制御部１２では、フルドツトメモリ１１
にアクセスする時に、２次元アドレスから１次元アドレ
スに変換するアドレス変換処理を行い、フルドツトメモ
リ１１に対しては１次元アドレスによりメモリアクセス
を行う。

第４図は、アドレス変換処理部となるハードウェア回路
構成の一例を示すブロック図である。

アドレス変換処理では、上述のように、Ｘアドレス値と
の掛算の項の計算が１４７Ｘｙの演算となる。このため
、１４７とｙとの掛算の結果をテーブル形式で格納した
マルチプライメモリ４３を設けて、ここでの掛算の演算
を行う。

第４図において、４０は用紙サイズＳが入力されれる用
紙サイズレジスタ、４１はＸアドレス値が入力されるＹ
アドレスレジスタ、４２は１７ビットアドレスをデコー
トするデコーダ、４３はマルチプライメモリ、４４はメ
モリ出力レジスタ、４５はＸアドレス値の上位８ビット
が入力されるＸアドレスレジスタ、４６は加算器、４７
は演算結果レジスタ、４８は面番号レジスタである。

ｙアドレスは１３ビットであるから、８０００通りの掛
算があるが、これと用紙サイズ情報の組合せで８０００
Ｘ１６通りの掛算の結果が、マルチプライメモリ４３に
用意される。用紙サイズレジスタ４０とＹアドレスレジ
スタ４１の各ビットを合せた１７ビットのアドレスを、
デコーダ４２によりデコードし、マルチプライメモリ４
３からの掛算の値を読み出す。掛算の値はメモリ出力レ
ジスタ４４に８力され、これとＸアドレスレジスタ４５
からの値とを加算器４６で加算する。加算結果は、演算
結果レジスタ４７に得られる。この演算結果レジスタ４
７に得られた値が１次元アドレスＷとなる。この１次元
アドレスＷと、面番号レジスタ４８の値とあわせて、フ
ルドツトメモリ１１に対するメモリアドレス４９とする
。

このようなアドレス変換処理は、マルチプライメモリ４
３として用いるメモリのアクセスタイム特性にもよるが
、２〜３マシンサイクルで行うことができ、特に、掛算
演算による性能低下を最小限に抑えることができる。

以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

〔発明の効果〕

以上、説明したように、本発明の印刷制御装置によれば
、４００ｄｐｉの印刷機構でフルドツトメモリ４面を必
要とするプリンタの場合、各面をＡ３サイズの領域とし
て試算すれば、２次元アドレスによる構成では３２ＭＢ
のメモリ容量を必要とするところを、１次元アドレスに
よる構成では１６ＭＢでよい。利用効率も２次元アドレ
スによる構成では４６％であったところ１本発明による
１次元アドレスの構成では９２％となる。

また、２次元アドレスから１次元アドレスへのアドレス
変換処理は、マルチプライメモリを用いる変換処理を行
うことにより高速に行えるので。

アドレス変換処理の付加のために、印刷制御の処理が遅
くなることはない。

【図面の簡単な説明】

第１図は、本発明の一実施例にかかる印刷制御装置の要
部の構成を示すブロック図、第２図は、フルドツトメモリの１面の構成を示すメモリ
マツプを例示する図、第３ａ図、第３ｂ図、第３ｃ図、および第３ｄ図は、そ
れぞれ２次元アドレスとして与えられる印刷制御データ
の各々のレジスタの構成を示す図、第４図は、アドレス
変換処理部となるハードウエア回路構成の一例を示すブ
ロック図である。図中、１・・・印刷制御装置、２・・プリンタ、１１・
・・フルドツトメモリ、１２・・・メモリ制御部、１３
・・・描画プロセッサ、１４・・・プリンタインフェー
スアダプタ、１５・・・メモリアクセス制御部、１６・
・・アドレス変換処理部。

Claims

【特許請求の範囲】１、１ビットが印刷用紙への１ドットに対応するフルド
ットメモリに印刷データを展開する印刷制御装置におい
て、１次元アドレスでアクセスするフルドットメモリと
、２次元アドレス情報を１次元アドレス情報に変換する
アドレス変換処理部と、印刷データの用紙内印刷位置を
指示する２次元アドレス情報をアドレス変換処理部によ
り１次元アドレスに変換してフルドットメモリへのアク
セスを行うメモリアクセス制御部とを備えることを特徴
とする印刷制御装置。２、フルドットメモリは、複数単位の記憶領域を備え、
複数の各単位の記憶領域のフルドットメモリの各々のア
クセス元に対して、各記憶領域対応にメモリアクセス制
御部がアドレス変換処理部を共通使用してアドレス変換
することを特徴とする請求項１に記載の印刷制御装置。３、アドレス変換処理部は、ｙアドレスと用紙横幅との
掛算結果をテーブル形式で記憶する掛算演算メモリを備
え、ｙアドレスと用紙幅情報とを掛算演算メモリのアド
レスとして与え、メモリアクセスにより２次元アドレス
から１次元アドレスへの変換を行うことを特徴とする請
求項１に記載の印刷制御装置。４、フルドットメモリは、第にラスタの最終印刷データ
の格納番地をｎ番地とした時、第ｋ＋１ラスタの先頭印
刷データの格納番地がｎ＋１番地となるようアドレッシ
ングされたメモリである請求項１に記載の印刷制御装置
。