JPH10240613A - メモリアクセス制御方法および装置 - Google Patents

Abstract

(57)【要約】 【課題】 ２次元アドレスで管理されるメモリにビット
マップデータを展開する時の展開方向に起因する展開速
度低下を抑止する。 【解決手段】 ２次元アドレスのフルドットメモリ２３
０を備えたプリンタ制御装置２００において、フルドッ
トメモリ２３０を、ｘアドレス方向のアクセスが高速な
縦横方向高速メモリ２３４（１) と、ｘ，ｙアドレスの
双方でほぼ等しいアクセス速度を有する斜め方向高速メ
モリ２３５と、ｙアドレス方向のアクセス速度が高速な
縦横方向高速メモリ２３６（２) で構成し、データ加工
部２２１にて印刷データから展開され、フルドットメモ
リ２３０に書き込まれるドットパターンの方向性をメモ
リ制御部２２４にて判別し、判別結果に応じてドットパ
ターンの展開先を、縦横方向高速メモリ２３４（１) 、
斜め方向高速メモリ２３５、縦横方向高速メモリ２３６
（２) 、の一つから選択することで展開所要時間を短縮
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリアクセス制
御技術に関し、特に、２次元アドレスによって管理され
るメモリに対するアクセス制御等に適用して有効な技術
に関する。

【０００２】

【従来の技術】従来のメモリアクセス制御方式として、
たとえば特開昭６１−８０３３９号公報には、２次元ア
ドレスによって管理されるメモリを複数のメモリバンク
に分割し、ＸアドレスとＹアドレスのそれぞれが切り替
わる毎に、バンクが切り替わる構成とし、バンクのアク
セス集中化を回避することで、アクセスを高速化するメ
モリアクセス制御方式が開示されている。

【０００３】

【発明が解決しようとする課題】ところで、図形等の２
次元データの印刷を行うプリンタでは、印刷データは出
力する順番に与えられるのではなく、たとえば送られて
きたデータにて指定された用紙内の任意の場所へ出力す
る。従って、このようなプリンタの制御装置は、用紙対
応の全画素（ドット）データを保持するメモリを備え、
このメモリにおける出力ページと対応する任意の位置に
ドットパターンを展開する構成をとる。この用紙対応の
メモリは、用紙上の物理的座標と対応させるため２次元
のアドレス（Ｘ，Ｙアドレス）によって管理される。

【０００４】このような、印刷制御装置においては、複
数ページの連続印刷を可能にすべく、あるページの出力
中に次のページを作成する方式を一般に採用するのが普
通である。このような場合、任意の１ページの出力中に
次のページの作成を完了していないと、データ待ちのた
めにプリンタを停止させてしまうことになるため、高速
のメモリアクセスを実行できるようにする必要がある。

【０００５】図１１は、４バイトのデータ幅を持つメモ
リを用紙対応にアドレスを割り当てた図を示す。このよ
うに割り当てされたメモリを使い、図形の横線をＸ方向
に１２８ｄｏｔ分展開した場合と縦線をＹ方向に１２８
ｄｏｔ展開した場合、展開処理時間が全く異なる。その
理由は、Ｘ方向は一度に３２ｄｏｔ分データが処理可能
でかつＤＲＡＭを使用した場合、ページ境界内は、カラ
ムアドレスのみの切り替えによるページモードアクセス
が可能なため、高速化できるのに対して、Ｙ方向は１ｄ
ｏｔ毎にメモリアドレスを切り替えるアクセスとなるた
め、展開処理は遅くなる。

【０００６】図１２は、前述の特開昭６１−８０３３９
号公報のメモリアクセス制御方式を例示した概念図であ
る。これは、前述のようにＸ，Ｙアドレスが変化する度
に、バンクが切り替わる方式である。この方式では、縦
線を展開する時、毎回バンク切り替えするため、バンク
が無い図１１の方式と比較すると高速展開ができる。
Ｘ，Ｙアドレスが変化する度にバンクが切り替わるた
め、Ｘ方向とＹ方向の展開性能差は、データ幅の効果に
依存する。データ幅を仮に４バイトとすると、Ｘ方向は
１度に３２ｄｏｔ展開処理が可能であるのに対して、Ｙ
方向は１ｄｏｔであるため、Ｙ方向（縦線）の展開処理
はＸ方向（横線）の展開処理の１／３２倍となる。

【０００７】すなわち、前述の特開昭６１−８０３３９
号公報に開示されたメモリアクセス制御方式を用いたと
しても、縦線を描画するような図形展開処理の速度改善
が技術的課題として依然として存在する。

【０００８】本発明の目的は、２次元アドレスによって
管理されるメモリにおいて、アクセス時のアドレス変化
の方向性に影響されることなく高速に、ビットマップ等
のデータ集合の連続したアクセスを実現することが可能
なメモリアクセス制御技術を提供することにある。

【０００９】本発明の他の目的は、２次元アドレスによ
って管理されるフルドットメモリにおいて、任意の図形
のビットマップ展開を高速に行うことが可能なメモリア
クセス制御技術を提供することにある。

【００１０】

【課題を解決するための手段】本発明のメモリアクセス
制御方法は、論理的または物理的にアドレスマッピング
が異なる複数のメモリを持ち、メモリにアクセスされる
ビットマップデータ等のデータ集合におけるアドレス変
化の方向性に応じて、アクセス所要時間がより短いアド
レスマッピングを備えたメモリを選択してアクセスする
ものである。

【００１１】また、本発明のメモリアクセス制御装置
は、第１および第２のアドレスからなる２次元アドレス
によって管理され、論理的または物理的にアドレスマッ
ピングが異なる複数のメモリと、第１および第２のアド
レスを相互に交換するアドレス交換手段と、メモリに連
続してアクセスされるビットマップデータ等のデータ集
合におけるアドレス変化の方向性を判別する判別手段
と、この方向性の種別毎にアクセスすべきメモリを選択
する選択手段とを備えたものである。

【００１２】この複数のメモリと、アドレス交換手段お
よび判別手段および選択手段の少なくとも一つを実現す
る制御論理とを同一チップ内に実装したメモリ・ロジッ
ク混載ＬＳＩを用いてメモリアクセス制御装置を構成す
ることができる。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。

【００１４】図１は、本発明の一実施の形態であるメモ
リアクセス制御方法および装置を適用したプリンタ制御
装置を含む印刷システムの構成の一例を示す概念図であ
る。

【００１５】なお、以下の実施の形態の説明では、メモ
リ素子の一例としてＤＲＡＭを例に採って説明するが、
メモリ素子としてはＤＲＡＭに限らず、ＳＲＡＭを始め
他の任意のメモリ素子を用いてもよいことは言うまでも
ない。

【００１６】この図１に例示されるように、本実施の形
態の印刷システムは、ホスト側チャネル装置１００と、
プリンタ制御装置２００と、プリンタ３００とで構成さ
れている。プリンタ制御装置２００は、中間バッファ２
１０、データ加工プロセッサ２２０、フルドットメモリ
２３０、セレクタ２４０等で構成されている。

【００１７】なお、中間バッファ２１０、データ加工プ
ロセッサ２２０、フルドットメモリ２３０、セレクタ２
４０等からなる本実施の形態のプリンタ制御装置２００
は、たとえば、中間バッファ２１０およびフルドットメ
モリ２３０等を構成するメモリ素子と、後述のような制
御機能を持つデータ加工プロセッサ２２０およびセレク
タ２４０等を実現する制御論理とが同一のＬＳＩチップ
内に実装されたメモリ・ロジック混載ＬＳＩにて構成す
ることができる。

【００１８】データ加工プロセッサ２２０は、データ加
工部２２１、メモリ制御部２２４、ドットパターン用バ
ス２２５、後述のようなメモリ制御部２２４の動作の制
御に用いられる閾値等のパラメータ情報が設定されるパ
ラメータ設定部２２２およびパラメータ設定部２２３を
含んでいる。このパラメータ設定部２２２および２２３
は、たとえば上位のホスト側チャネル装置１００からの
設定コマンドや、プリンタ制御装置２００に接続された
図示しない制御パネル等を介して外部から内容が随意に
設定され、メモリ制御部２２４によってアクセスされる
レジスタ等として構成されている。

【００１９】フルドットメモリ２３０は、２次元アドレ
スで管理される縦横方向高速メモリ２３４（１) 、斜め
方向高速メモリ２３５、縦横方向高速メモリ２３６
（２) という専用メモリを持っている。また、このよう
な構成のフルドットメモリ２３０は、たとえばメモリプ
レーン２３０Ａおよびメモリプレーン２３０Ｂの２面構
成となっている。そして、一方のメモリプレーン２３０
Ａ（Ｂ）からのプリンタ３００への先行ページ分のデー
タ読み出しと、データ加工プロセッサ２２０からの、他
方のメモリプレーン２３０Ｂ（Ａ）への後続ページ分の
データ書き込みと、を交互に並行して行わせることで、
フルドットメモリ２３０へのデータ書き込み完了待ち等
に起因するプリンタ３００の印刷動作の停滞を発生させ
ることなく、複数ページの連続印刷が可能になってい
る。

【００２０】縦横方向高速メモリ２３４（１) および縦
横方向高速メモリ２３６（２) は、たとえば図２に例示
されるように、複数バンク構成のメモリ媒体２３４ａ
（メモリ媒体２３６ａ）と、ｘアドレスおよびｙアドレ
スのメモリ媒体２３４ａ（メモリ媒体２３６ａ）におけ
るローアドレスおよびカラムアドレスに対する対応関係
を相互に交換する動作を行う複数のセレクタ２３４ｂ
（セレクタ２３６ｂ）およびセレクタ２３４ｃ（セレク
タ２３６ｃ）と、このセレクタ２３４ｂ（セレクタ２３
６ｂ）およびセレクタ２３４ｃ（セレクタ２３６ｃ）の
動作を共通の論理信号である縦横選択信号Ｓによって互
いに逆の切り換え動作を行わせるためのインバータ２３
４ｄ（インバータ２３６ｄ）とで構成される共通な構成
となっている。

【００２１】なお、図２に例示された複数バンク構成の
メモリ媒体２３４ａ（メモリ媒体２３６ａ）では、簡単
のため、カラムアドレス方向に２バンク構成の場合を例
示してあるが、ｎバンク（ｎは３以上の自然数）構成と
してもよいことは言うまでもない。

【００２２】そして、図３に例示されるように、インバ
ータ２３４ｄ（インバータ２３６ｄ）に入力される縦横
選択信号Ｓの論理状態に応じて、ｘアドレスおよびｙア
ドレスを相互に交換することにより、図４および図５に
例示されるように、同一の物理的な構成のメモリに異な
るアドレスマッピングの動作を行わせる。

【００２３】一方、斜め方向高速メモリ２３５は、図６
に例示されるように、ｘアドレスの方向に当該ｘアドレ
スが変化する毎に異なるバンクの４バイト（３２ビッ
ト）をアクセスし、ｙアドレスの方向には、同一バンク
内の１ビットをアクセスする構成となっている。

【００２４】なお、図６に例示された斜め方向高速メモ
リ２３５では、簡単のため、ｘアドレス（ローアドレ
ス）方向に２バンク構成の場合を例示してあるが、ｎバ
ンク（ｎは３以上の自然数）構成としてもよいことは言
うまでもない。

【００２５】ここで、印刷データの流れを説明すると、
ホスト側チャネル装置１００からプリンタ制御装置２０
０に送られた印刷データは、プリンタ制御装置２００内
の中間バッファ２１０に取り込まれる。この印刷データ
は、データ加工プロセッサ２２０内のデータ加工部２２
１によりドットパターン（ビットパターン）に展開さ
れ、フルドットメモリ２３０へ書き込まれる。前述のよ
うに、フルドットメモリ２３０は、データ加工部２２１
で展開されたドットデータを高速にアクセスできるよう
に、２次元アドレスで管理される縦横方向高速メモリ２
３４（１) 、斜め方向高速メモリ２３５、縦横方向高速
メモリ２３６（２) という専用メモリで構成されてい
る。縦横方向高速メモリ２３４（１) と縦横方向高速メ
モリ２３６（２) の構成は、前述の図２で示すような全
く同じ構成であり、縦横選択信号Ｓによって互いに異な
る動作をする。

【００２６】メモリ制御部２２４は、データ加工部２２
１から送られるドットパターンの座標情報、およびパラ
メータ設定部２２２およびパラメータ設定部２２３にそ
れぞれ設定されるパラメータＡ、パラメータＢを入力す
ることで、どの専用メモリに対するアクセスかを判断し
選択する。例えば、あるドットパターンがｘ成分と判断
したとき、縦横方向高速メモリ２３４（１) へ、あるド
ットパターンがｘｙ成分（斜め成分）と判断したとき、
斜め方向高速メモリ２３５へ、またあるドットパターン
がｙ成分と判断したとき、縦横方向高速メモリ２３６
（２) へという具合に分類され格納される。

【００２７】メモリ制御部２２４は、各専用メモリの
ｘ，ｙアドレスを用紙に対応した座標で管理しており、
アドレス線２３１，アドレス線２３２，アドレス線２３
３を介して当該ｘ，ｙアドレスを各専用メモリに入力す
る。前述のように、それぞれの専用メモリ内はバンク化
してあり、ＤＲＡＭのページ境界を越えるアクセスが発
生した場合に異なるバンクへの並行アクセスとすること
で高速化できるように工夫してある。また、専用メモリ
は、リードモディファイライトやリード＆クリア等の機
能を持たせている。これら各々の専用メモリ内のドット
パターンはメモリ制御部２２４で、用紙に対応したｘｙ
座標のアドレスで同時に読み出され、ＯＲ処理部２３７
を通り、１ページのデータとして合成されプリンタ３０
０に送られ、たとえば、ドット“１”＝黒画素、ドット
“０”＝白画素として印刷される。また、各々の専用メ
モリ内のドットパターンを、直接にセレクタ２４０を介
してプリンタ３００に送り印刷することも可能である。

【００２８】図７は、用紙に印刷した表や罫線等の方向
性の異なる図形要素が混在する図形の例を示す説明図で
あり、図８は、この図７の図形（ドットパターン）をｘ
方向の成分とｙ方向の成分に分解した例を示す説明図で
ある。通常、図７に例示されるような表や罫線等の図形
は、たとえば両端の座標および太さ等が指定された複数
の線分のベクトルデータからなる印刷データとして上位
のホスト側チャネル装置１００から与えられ、データ加
工部２２１では、個々の線分のベクトルデータから図８
に例示される横線や縦線を構成するドットパターンを個
別に生成してフルドットメモリ２３０に書き込む動作が
行われる。

【００２９】このとき、図１１に例示されるような特定
のアドレスマッピングのみのメモリアクセス制御を行う
従来のプリンタ制御装置では、ｘ成分（横線）は高速に
展開処理ができるが、ｙ成分（縦線）が頻発するとドッ
トパターンを展開する際のメモリアクセスに時間がかか
り、性能低下となり最悪の場合、連続印刷ができずプリ
ンタ３００が各ページ毎にフルドットメモリ２３０への
データ書き込み完了待ち等のために停止して印刷速度が
低下することが懸念される。

【００３０】これに対して、本実施の形態の場合には、
図４および図５に例示されるように、ｘアドレス、ｙア
ドレスを交換するか否かによって、アドレスマッピング
を異ならせた専用メモリを、ｘ成分およびｙ成分等に応
じて使い分けることで、高速化を図る。

【００３１】すなわち、図４は、用紙対応にアドレスマ
ッピングした４バイトのデータ幅を持つＤＲＡＭで構成
され、ｘ方向成分の書き込みが高速化された縦横方向高
速メモリ２３４（１) を示している。

【００３２】この縦横方向高速メモリ２３４（１) に、
図４に示すようにＸ方向に横線（ドットパターン）を１
２８ｄｏｔ展開する場合、４バイトの単位でアクセスで
きるため、全体で４回のアクセスで展開処理が可能であ
る。また、ｙアドレスは、あるバンクのメモリをアクセ
ス中、別のバンクアクセスができるように複数バンク化
することで、高速化してある。このようなアドレスマッ
ピング方式の縦横方向高速メモリ２３４（１) を使え
ば、先に述べた図８のｘ成分（横線）の展開が高速にで
きる。

【００３３】また、図５は、用紙対応にアドレスマッピ
ングした４バイトのデータ幅を持つＤＲＡＭで構成さ
れ、ｙ方向成分の書き込みが高速化された縦横方向高速
メモリ２３６（２) を示している。

【００３４】この縦横方向高速メモリ２３６（２) に、
図５に示すようにｙ方向に縦線（ドットパターン）を１
２８ｄｏｔ展開する場合、４バイトの単位でアクセスで
きるため、全体で４回のアクセスで処理が可能である。
また、ｘアドレスは、あるバンクのメモリをアクセス
中、別のバンクアクセスができるようにバンク化するこ
とで、高速化してある。このようなアドレスマッピング
方式の縦横方向高速メモリ２３６（２) を使えば、先に
述べたｙ成分（縦線）の展開も高速にできる。

【００３５】本実施の形態の場合、図４および図５のよ
うに異なるアドレスマッピング方式の縦横方向高速メモ
リ２３４（１) および縦横方向高速メモリ２３６（２)
は、前述のように、図２のような共通の構成のメモリに
て、縦横選択信号Ｓを変化させるだけで実現している。

【００３６】すなわち、メモリ媒体２３４ａ（メモリ媒
体２３６ａ）のローアドレス、カラムアドレスとｘアド
レス、ｙアドレスの間にセレクタ２３４ｂ（２３６ｂ）
およびセレクタ２３４ｃ（２３６ｃ）を設け、ドットパ
ターンの成分を判定したときに確定する‘縦横選択信号
Ｓ’をセレクタ２３４ｂ（２３６ｂ）およびセレクタ２
３４ｃ（２３６ｃ）の切り換え動作の条件として与える
ことで、ローアドレス、カラムアドレスとｘアドレス、
ｙアドレスを簡単に変換している。

【００３７】図３は、縦横選択信号Ｓの論理状態と、メ
モリアドレス（ローアドレス、カラムアドレス）および
実アドレス（ｘアドレス、ｙアドレス）の変換の対応関
係の一例を示している。すなわち、本実施の形態の場
合、縦横選択信号Ｓが‘０’のとき、メモリのローアド
レスはｙアドレス、カラムアドレスはｘアドレスであ
る。縦横選択信号Ｓが‘１’のとき、メモリのローアド
レスはｘアドレス、カラムアドレスはｙアドレスであ
る。

【００３８】図２のメモリ構成を図１に例示された本実
施の形態のプリンタ制御装置２００に適用した場合、デ
ータ加工部２２１で展開したドットパターンがｘ成分な
のかｙ成分なのか判断する必要がある。

【００３９】そこで、本実施の形態では、メモリ制御部
２２４にて、図９に例示されるような判定条件にてｘ成
分なのかｙ成分なのかの判断を行う。

【００４０】すなわち、図１のデータ加工部２２１で展
開されたドットパターンの始点座標を（ｘ１，ｙ１）、
終点座標を（ｘ２，ｙ２）とすると、各座標要素の｜ｘ
２−ｘ１｜と｜ｙ２−ｙ１｜を比較し、変化量が大きい
方がドットパターンを構成する成分が大きいことが判
る。

【００４１】この図９に例示される判定条件を数式にす
ると、始点座標を（ｘ１，ｙ１）、終点座標を（ｘ２，
ｙ２）とした場合、一例として次の数１および数２のよ
うになる。

【００４２】

【数１】

【００４３】

【数２】

【００４４】数１によると、｜ｘ２−ｘ１｜−｜ｙ２−
ｙ１｜が０以上のとき、図形がｘ成分で構成されている
ことが判る。数２によると、｜ｘ２−ｘ１｜−｜ｙ２−
ｙ１｜が０より小さいとき、ｙ成分で構成されているこ
とが判る。

【００４５】以上のような手段を持つことで、ｘ成分に
偏った展開とｙ成分に偏った展開の処理は、高速化でき
る。しかしながら、図２で示すようにｘ成分かｙ成分か
のみの判定とした場合、斜め線のように｜Ｘ｜と｜Ｙ｜
の変化量が等しいときは、どちらの高速メモリを使用し
ても、処理性能は改善されない。

【００４６】そこで、本実施の形態では、専用メモリと
して、さらに、図６に示すようなメモリ構成（アドレス
マッピング）の斜め方向高速メモリ２３５を斜め線専用
メモリとして用いる。この図６のメモリ構成にするとｙ
成分は、１ｄｏｔ毎のアクセスとなるため、ＤＲＡＭの
ページモード（すなわちローアドレスを固定しカラムア
ドレスのみを切り替るアクセス）により高速化できる。
一方、ｘ成分は、データ幅とメモリのバンク分けの効果
により高速化できる。要するにｘ方向に対しても、ｙ方
向に対してもある程度高速アクセスができるように構成
しているため、ｘ，ｙアドレスの両方が変化する斜め方
向のアクセスに対して効果がある。

【００４７】図６のメモリ構成を図１のプリンタ制御装
置２００に適用した場合、データ加工部２２１で展開し
たドットパターンがｘ成分なのか、ｙ成分なのか、さら
に斜め成分なのか判断する必要がある。

【００４８】そこで、本実施の形態では、メモリ制御部
２２４において、図１０に例示される判定条件にて、判
断する。

【００４９】図１のデータ加工部２２１で展開されたド
ットパターンの始点座標を（ｘ１，ｙ１）、終点座標を
（ｘ２，ｙ２）とする。縦横方向高速メモリ２３４
（１) 、斜め方向高速メモリ２３５、縦横方向高速メモ
リ２３６（２) のそれぞれの専用メモリは、それを構成
するメモリ素子の特性により、どの専用メモリを選択す
るか基準が異なるため、その基準を変更できるようにパ
ラメータ化しておき、外部からパラメータ設定部２２２
および２２３に随意に設定可能な構成とする。

【００５０】データ加工部２２１から送られてきた始点
と終点座標情報をメモリ制御部２２４が演算し、パラメ
ータ設定部２２２および２２３に設定されたパラメータ
ＡおよびパラメータＢと比較することで、そのドットパ
ターンがｘ成分か、ｙ成分か、ｘｙ成分（斜め）か判断
することができる。

【００５１】この図１０の判定条件を数式にすると、始
点座標を（ｘ１，ｙ１）、終点座標を（ｘ２，ｙ２）と
した場合、たとえば、次の数３、数４、数５に示すよう
になる。

【００５２】

【数３】

【００５３】

【数４】

【００５４】

【数５】

【００５５】数３によると、｜ｘ２−ｘ１｜−｜ｙ２−
ｙ１｜がパラメータＢ以上のとき、図形がｘ成分（横
線）で構成されていることが判る。数４によると、｜ｘ
２−ｘ１｜−｜ｙ２−ｙ１｜がパラメータＡ以上でパラ
メータＢより小さいとき、ｘｙ成分（斜め線）で構成さ
れていることが判る。数５によると、｜ｘ２−ｘ１｜−
｜ｙ２−ｙ１｜がパラメータＡより小さいとき、ｙ成分
（縦線）で構成されていることが判る。

【００５６】このように、本実施の形態によれば、２次
元のアドレスによって管理されるフルドットメモリ２３
０を、縦横方向高速メモリ２３４（１) 、斜め方向高速
メモリ２３５、縦横方向高速メモリ２３６（２) の各専
用メモリで構成し、ドットパターンの書き込みに際し
て、当該ドットパターンの成分を判断し、当該成分の種
別に応じて、必要に応じて各専用メモリにアドレス線２
３１，２３２，２３３を介して与えられるｘ，ｙアドレ
スの交換の有無を制御したり、各専用メモリの一つを選
択することで、ドットパターンの展開する方向がメモリ
のアドレスマッピングと異なることに起因する展開性能
（所要時間）差の発生が解消され、メモリアクセスの所
要時間短縮および一定時間内におけるメモリアクセス回
数の増加を図ることができる。

【００５７】このため、本実施の形態のメモリアクセス
制御装置をプリンタ制御装置に適用した場合、ホスト側
チャネル装置１００から受領した印刷データから展開さ
れたドットデータをフルドットメモリ２３０に展開する
に際して、当該ドットデータが、図８の左側に例示され
るようなｘ成分（横線）か、同図の右側に例示されるｙ
成分（縦線）か、それ以外のｘｙ成分（斜め線）か、に
応じて、当該各ドットデータの書き込み所要時間が最も
短い、縦横方向高速メモリ２３４（１) 、縦横方向高速
メモリ２３６（２) 、斜め方向高速メモリ２３５の各々
を選択して書き込むので、印刷データからフルドットメ
モリ２３０へのドットデータの展開を高速に実行でき
る。

【００５８】この結果、たとえば複数ページの連続印刷
において、プリンタ３００が、フルドットメモリ２３０
へのドットデータの展開完了待ち等のために、停止する
等の印刷動作の遅延が回避され、高いスループットでの
印刷が可能になる。

【００５９】また、中間バッファ２１０およびフルドッ
トメモリ２３０等を構成するメモリ素子と、後述のよう
な制御機能を持つデータ加工プロセッサ２２０およびセ
レクタ２４０等を実現する制御論理とを同一のＬＳＩチ
ップ内に実装したメモリ・ロジック混載ＬＳＩにてプリ
ンタ制御装置２００を構成することで、プリンタ制御装
置２００を大幅に小型化，高速化，低消費電力化するこ
とが可能になる。

【００６０】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【００６１】たとえば、適用対象のメモリとしては、印
刷制御装置におけるフルドットメモリ等に限らず、ディ
スプレイに出力されるグラフィックデータ等のビットマ
ップデータ等の展開の対象となる一般のメモリに広く適
用することができる。

【００６２】

【発明の効果】本発明のメモリアクセス制御方法によれ
ば、２次元アドレスによって管理されるメモリにおい
て、アクセス時のアドレス変化の方向性に影響されるこ
となく高速に、ビットマップ等のデータ集合の連続した
アクセスを実現することができる、という効果が得られ
る。

【００６３】また、本発明のメモリアクセス制御方法に
よれば、２次元アドレスによって管理されるフルドット
メモリにおいて、任意の図形のビットマップ展開を高速
に行うことができる、という効果が得られる。

【００６４】本発明のメモリアクセス制御装置によれ
ば、２次元アドレスによって管理されるメモリにおい
て、アクセス時のアドレス変化の方向性に影響されるこ
となく高速に、ビットマップ等のデータ集合の連続した
アクセスを実現することができる、という効果が得られ
る。

【００６５】また、本発明のメモリアクセス制御装置に
よれば、２次元アドレスによって管理されるフルドット
メモリにおいて、任意の図形のビットマップ展開を高速
に行うことができる、という効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施の形態であるメモリアクセス制
御方法および装置を適用したプリンタ制御装置を含む印
刷システムの構成の一例を示す概念図である。

【図２】本発明の一実施の形態であるメモリアクセス制
御方法および装置を適用したプリンタ制御装置における
フルドットメモリを構成するメモリの一例を示す概念図
である。

【図３】本発明の一実施の形態であるメモリアクセス制
御方法および装置を適用したプリンタ制御装置における
制御信号の作用の一例を示す概念図である。

【図４】本発明の一実施の形態であるメモリアクセス制
御方法および装置を適用したプリンタ制御装置における
フルドットメモリを構成するメモリの一例を示す概念図
である。

【図５】本発明の一実施の形態であるメモリアクセス制
御方法および装置を適用したプリンタ制御装置における
フルドットメモリを構成するメモリの一例を示す概念図
である。

【図６】本発明の一実施の形態であるメモリアクセス制
御方法および装置を適用したプリンタ制御装置における
フルドットメモリを構成するメモリの一例を示す概念図
である。

【図７】本発明の一実施の形態であるメモリアクセス制
御方法および装置を適用したプリンタ制御装置における
フルドットメモリに展開される印刷データの一例を示す
概念図である。

【図８】本発明の一実施の形態であるメモリアクセス制
御方法および装置を適用したプリンタ制御装置における
フルドットメモリに展開される印刷データから展開され
るドットパターンの一例を示す概念図である。

【図９】本発明の一実施の形態であるメモリアクセス制
御方法および装置におけるドットパターンの種別の判定
条件の一例を示す概念図である。

【図１０】本発明の一実施の形態であるメモリアクセス
制御方法および装置におけるドットパターンの種別の判
定条件の一例を示す概念図である。

【図１１】２次元アドレスのメモリに対するドットパタ
ーンの展開の一例を示す概念図である。

【図１２】従来のメモリアクセス制御方式の一例を示す
概念図である。

【符号の説明】

１００…ホスト側チャネル装置、２００…プリンタ制御
装置、２１０…中間バッファ、２２０…データ加工プロ
セッサ、２２１…データ加工部、２２２，２２３…パラ
メータ設定部、２２４…メモリ制御部（判別手段、選択
手段）、２２５…ドットパターン用バス、２３０…フル
ドットメモリ、２３０Ａ，２３０Ｂ…メモリプレーン、
２３１，２３２，２３３…アドレス線、２３４…縦横方
向高速メモリ、２３４ａ…メモリ媒体、２３４ｂ，２３
４ｃ…セレクタ（アドレス交換手段）、２３４ｄ…イン
バータ（アドレス交換手段）、２３５…斜め方向高速メ
モリ、２３６…縦横方向高速メモリ、２３６ａ…メモリ
媒体、２３６ｂ，２３６ｃ…セレクタ（アドレス交換手
段）、２３６ｄ…インバータ（アドレス交換手段）、２
３７…ＯＲ処理部、２４０…セレクタ、３００…プリン
タ、Ｓ…縦横選択信号。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 論理的または物理的にアドレスマッピン
   グが異なる複数のメモリを持ち、前記メモリに連続して
   アクセスされるデータ集合におけるアドレス変化の方向
   性に応じて前記アドレスマッピングの異なる前記メモリ
   を選択してアクセスすることを特徴とするメモリアクセ
   ス制御方法。
2. 【請求項２】 第１および第２のアドレスからなる２次
   元アドレスによって管理され、論理的または物理的にア
   ドレスマッピングが異なる複数のメモリと、前記第１お
   よび第２のアドレスを相互に交換するアドレス交換手段
   と、前記メモリに連続してアクセスされるデータ集合に
   おけるアドレス変化の方向性を判別する判別手段と、前
   記方向性の種別毎にアクセスする前記メモリを選択する
   選択手段とを備えたことを特徴とするメモリアクセス制
   御装置。
3. 【請求項３】 請求項２記載のメモリアクセス制御装置
   において、前記メモリアクセス制御装置は、前記メモリ
   と、前記アドレス交換手段および前記判別手段および前
   記選択手段の少なくとも一つを実現する制御論理とが同
   一のＬＳＩチップ内に実装されたメモリ・ロジック混載
   ＬＳＩからなることを特徴とするメモリアクセス制御装
   置。