JPH04172706A - チツプ型固定減衰器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は高周波回路等で多く使用される固定減衰器に
関するものである。

〔従来の技術 近年の電子機器の軽薄短小化に伴ない、高密度実装化低
コストの実現のための部品の小型化の要求と同時に部品
の複合化のニーズも高まっている。

第３図は従来の高周波厚膜混成集積回路上に形成された
固定減衰器の部分断面図を示す。図において、（１）は
セラミック基板等からなる絶縁基板でこの絶縁基板（１
）上に入力用導体膜（２）、出力用導体膜（３）、接地
用導体膜（４）ならびに抵抗体材からなる（５ａ　）　
、　（５ｂ）　、　（５ｃ）はガヌクリーン印刷で印刷
された後に焼結された構造となっている。ここで、抵抗
体材（５ｓ　）　、　（５ｂ）　、　（５ｃ）は第４図
（ａ）、（ｂ）に示す等他回路図の様に　π型あるいは
Ｔ型で形成され固定減衰器として働いている。ここで第
４図（ａ）のπ型減衰器の場合、各抵抗体材（５ａ）　
、　（５ｂ）　、　（５ｃ）のそれぞれの抵抗ｉｉ　Ｒ
１，Ｒ２、Ｒ３は次（１）式（２）式によシ決定されろ
う 減衰量（ｄＢ）　−２０１ｏｇ　Ｋ　　　ここでＺｏ：
特性イカζ６グに＋１ Ｒ１＝　−Ｚ　ｏ　　　　　　　　　　　　・・−（１
）Ｚｏ　　　Ｉ Ｒ２−Ｒ３−−（Ｋ−−）　　　　　　　　　　・・（
２）２に 以上のように形成された固定減衰器は、伝送電力を減衰
させたい場所に挿入され使用されているっ［発明が解決
しようとする課題］ 従来の固定減衰器は以上のように構成されていたので、
厚膜基板の小型化に伴なって抵抗体材の占有面積を小さ
くすることが必要であった。

この発明は上記のような課題を解決するためになされた
本ので、小型かつ表面実装が可能なチップ型固定減衰器
を有ることを目的とする。

〔課題を解決するための手段〕

この発明に係るチップ型固定減衰器は、絶縁基板上に印
刷・焼結させた抵抗体材及び導体配線を積層して一体焼
結させ外部電極を設けた構造に於いて、抵抗体材をＴ型
あるいはπ型に構成し、固定ｍｓ器を１チツプで形成し
たものでるる。

〔作用〕 この発明におけるチップ型固定減衰器は、絶縁基板上に
抵抗体材及び導体配線を多層に形成し、抵抗体材をＴ型
あるいはπ型に接続し、チップ型の固定減衰器にするこ
とによシ小型かつ表面実装が可能となる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において１図生得号（１）〜（４）は前記従来のもの
と同一につきその説明は省略する。（７）はチップ型固
定減衰器で、このチップ型固定減衰器（７）は図示の如
く半田付け（６）され表面実装されている。

第２Ｍはチップ型固定減衰器（７）の構造を示す展開斜
視図であ／）、、図において、（７ａ）、　（７ｂ）、
　（７ｃ）はそれぞれ入力用、出力用、接地用の外部接
続端子である。（８）は絶縁基板で、その上面に抵抗体
材（５＋　）　、　（５ｂ）　、　（５ｃ）及び外部接
続端子（７ａ）、　（７ｂ）　、　（７ｃ）を印刷・焼
結させて多層基板を１チツプ化されている。

〔発明の効果］ 以上のようにこの発明によれば、固定減衰器をチップ化
の構造としたので、任意の減衰量のチップ素子を選択し
て使用できるとともに、表面実装が可能となり、実装面
積の小型化にもつながるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一５ｉ！施例であるチップ型固定減
衰器の実装状りを示す断面図、第２図は第１図のチップ
型減衰器の展開斜視図、第３図は従来の固定ｆＩｌｔ衰
器の断面図、第４図は第３図の固定減衰器の等価回路図
であるっ 図において、（１）　（８）は絶縁基板、（２）は入力
用導体膜、（３）は出力用導体膜、（４）は接地用導体
膜、（５ａ）〜（５ｃ）は抵抗体材、（７ａ）〜（７ｃ
）は外部接続端子を示す。 なお１図中、同一符号は同一、または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　絶縁基板上に印刷・焼結させた抵抗体材及び導体配線
   を積層して、一体焼結させ外部電極を設けた構造に於い
   て、前記抵抗体材をＴ型あるいはπ型に構成し、固定減
   衰器を１チツプで形成したことを特徴とするチツプ型固
   定減衰器。