JPH04162826A - 二重化位相同期回路 - Google Patents

二重化位相同期回路

Info

Publication number
JPH04162826A
JPH04162826A JP2289743A JP28974390A JPH04162826A JP H04162826 A JPH04162826 A JP H04162826A JP 2289743 A JP2289743 A JP 2289743A JP 28974390 A JP28974390 A JP 28974390A JP H04162826 A JPH04162826 A JP H04162826A
Authority
JP
Japan
Prior art keywords
phase
output
clock signal
selector
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2289743A
Other languages
English (en)
Inventor
Yuuji Makishita
雄司 巻下
Masaaki Yoshiyama
正晃 吉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
NEC Corp
Original Assignee
NEC Corp
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC AccessTechnica Ltd filed Critical NEC Corp
Priority to JP2289743A priority Critical patent/JPH04162826A/ja
Publication of JPH04162826A publication Critical patent/JPH04162826A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は2つの信号の位相を同期させる位相同期回路に
間し、特に二重化された位相同期回路に間する。
〔従来の技術〕
従来の実施例について面画を用いて説明する。
従来、この種の位相同期回路は、第3図のブロック図に
示すような構成となっていた。この位相同期回路は入力
信号である外部クロック信号に被制御信号である位相同
期回路内部の電圧制御発振器から発生されるクロック信
号の位相同期をとる回路であり、回路の信頼性を高める
ため位相同期回路は二重化構成をとっている。
第3図において、第1の位相同期回路では入力端子20
1に入力した外部クロック信号と、電圧制御発振器23
から発生されたクロック周波数を分周器24で分周した
クロック信号との位相比較を位相比較器21にて行う。
位相比較結果は電圧変換器22によって電圧に変換され
、その電圧出力で電圧制御発振器23の発生するクロッ
ク周波数を制御する。そしてこの位相同期回路の位相同
期ループによって、外部クロック信号に電圧制御発振器
から発生されたクロック信号の位相同期が行われる。位
相同期された出力クロック信号は分周器24からセレク
タ29に入力される。
第2の位相同期回路は位相比較器25.を圧変換器26
.電圧制御発振器27及び分周器28から構成され、第
1の位相同期回路と同様の動作を行う。
セレクタ29はセレクタ制御入力端子202から入力さ
れた制御信号により2台の位相同期回路から入力されて
いる出力クロック信号の選択・切替を行い、その出力ク
ロック信号の1つを出力端子203に出力する。
第4図は従来例における位相同期回路切替時の動作を説
明するタイムチャート図である。
第1の位相同期回路の出力クロック信号、クロック1と
第2の位相同期回路の出力クロック信号、クロック2の
位相は同一の入力信号によって位相同期されても、両位
相同期回路の部品のばらつき等により、第4図に示すよ
うに必ずしも一致しない。セレクタ29に制御信号をA
点で入力し、このクロックlをクロック2に切替ると、
出力端子202における出力クロック信号はA点にて1
時間だけ急激な位相遅れ(位相変動)を生じる。
〔発明が解決しようとする課題〕
上述の従来の実施例は、二重化した位相同期回路を切替
る際に、出力信号1例えば出力クロック信号の位相が急
激に変動してしまう欠点があった。そのため、この二重
化位相同期回路のクロック信号を用いる装置には大きな
位相余裕が必要とされた。
〔課題を解決するための手段〕
本発明の二重化位相同期回路は、同一の入力信号の位相
に同期する2台の位相同期回路と、前記2台の位相同期
回路の出力信号の1を選択して出力するセレクタとを有
する二重化位相同期回路において、前記セレクタの出力
端子にタイミング抽出回路を接続している。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック図、第2図は第1
図の実施例の動作を説明するタイムチャート図である。
第1の位相同期回路は位相比較器1.電圧変換器2.電
圧制御発振器32分周器4から構成される。入力端子1
01から入力信号である外部クロック信号が入力され、
外部クロック信号に位相同期された出力クロック信号、
クロック1はセレクタ9に入力される。この位相同期回
路並びにセレクタ9は第1図の従来の実施例で示した位
相同期回路と同様の構成であり、同様の位相同期動作並
びに選択・切替動作を行う。
第2の位相同期回路は位相比較器5.電圧変換器6.電
圧制御発振器7及び分周器8から構成され、第1の位相
同期回路と同様の動作をする。出力クロツク信号、クロ
ック2もセレクタ9に入力される。
分周器4と8から出力されたクロック信号であるクロッ
ク1.クロック2はセレクタ9に入力される。そしてク
ロック信号はセレクタ制御入力端子102に入力された
制御入力信号により選択・切替され、タイミング抽出回
路10へ出力される。このとき第1の位相同期回路から
出力されたクロック1と第2の位相同期回路から出力さ
れたクロック2との間に、第4図に示したように位相差
のある場合は、選択・切替が行われるとタイミング抽出
回路10へ入力されるクロック信号は急激な位相変動を
伴なう。
ここでタイミング抽出回路10の動作を第2図(a)に
示すタイミング抽出回路の入出力特性を用いて説明する
。タイミング抽出回路10は、例えば中心周波数がクロ
ック信号の繰返し周波数に設定された狭帯域フィルタで
構成されている。そしてクロック信号の入力位相がB点
でステップ状に180°変化しても、出力位相は連続的
に180°変化する。
さて第2図(b)において、クロック1とクロック2は
図に示すように最悪の位相差となる180°の位相差が
あるものとする。セレクタ制御入力端子102にB点で
制御信号が入力されると、セレクタ出力はクロック1か
らクロック2に選択・切替が行われ、B点で180°の
位相不連続のあるクロック信号となる。しかし、タイミ
ング抽出回路10は、その入出力特性に従ってB点から
連続的に位相が変動する出力クロック信号を出力場子1
03に送出する。
〔発明の効果〕
以上説明したように本発明は、二重化した位相同期回路
をその1に切替えた際、出力する信号。
例えばクロック信号の位相変動を連続的にする効果があ
る。この効果により、二重化位相同期回路の出力信号を
用いる装置では、大きな位相余裕を必要とせず、切替え
時の誤動作も減少させることができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図(
a)、(b)はその動作を説明するタイムチャート図、
第3図は従来の実施例を示すブロック図、第4図はその
動作を説明するタイムチャート図である。 1.5,21.25・・・位相比較器、2,6,22.
26・・・電圧変換器、3,7.23.27・・・電圧
制御発振器、4.8,24.28・・・分周器、9.2
9・・・セレクタ、10・・・タイミング抽出器、10
1.201・・・入力端子、102.202・・・セレ
クタ制御入力端子、103,203・・・出力端子。

Claims (1)

    【特許請求の範囲】
  1. 同一の入力信号の位相に同期する2台の位相同期回路と
    、前記2台の位相同期回路の出力信号の1を選択して出
    力するセレクタとを有する二重化位相同期回路において
    、前記セレクタの出力端子にタイミング抽出回路を接続
    したことを特徴とする二重化位相同期回路。
JP2289743A 1990-10-25 1990-10-25 二重化位相同期回路 Pending JPH04162826A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2289743A JPH04162826A (ja) 1990-10-25 1990-10-25 二重化位相同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2289743A JPH04162826A (ja) 1990-10-25 1990-10-25 二重化位相同期回路

Publications (1)

Publication Number Publication Date
JPH04162826A true JPH04162826A (ja) 1992-06-08

Family

ID=17747187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2289743A Pending JPH04162826A (ja) 1990-10-25 1990-10-25 二重化位相同期回路

Country Status (1)

Country Link
JP (1) JPH04162826A (ja)

Similar Documents

Publication Publication Date Title
KR100307990B1 (ko) 디지털 pll 회로 및 클록 생성 방법
JPH0795072A (ja) 位相同期発振回路
JPH0292021A (ja) ディジタルpll回路
JPH0761009B2 (ja) 周波数シンセサイザ
JPH04162826A (ja) 二重化位相同期回路
KR20010026746A (ko) 지연동기루프 모드를 갖는 위상동기루프 회로
JPH09307432A (ja) Pll回路
JP2611246B2 (ja) 無瞬断同期切替装置
JPH0964732A (ja) 同期クロック生成回路
JPH05284017A (ja) Pll回路
JP2979811B2 (ja) クロック出力回路
JPH05102952A (ja) デイジタル伝送装置のクロツク切替回路
JP2795008B2 (ja) 位相同期発振回路の耐入力クロック断回路方式
JP3260567B2 (ja) クロック生成回路
JPH0435133A (ja) クロック切替回路
JP3160904B2 (ja) 位相同期発振回路装置
JPH03192819A (ja) 位相同期回路
JPH02174421A (ja) Pll回路
JPH0638116A (ja) 位相同期ループ回路
JPH02246423A (ja) 位相同期式周波数シンセサイザ
JPH0774626A (ja) Pll回路
JPH03178221A (ja) 位相同期装置
JPH05300008A (ja) Pll回路
JPH0530095A (ja) 位相同期発振回路
JPH0531967B2 (ja)